用于相變存儲(chǔ)器（pcm）陣列的襯墊及相關(guān)聯(lián)的技術(shù)和配置的制作方法
【專利說明】用于相變存儲(chǔ)器(PCM)陣列的襯墊及相關(guān)聯(lián)的技術(shù)和配置
[0001]相關(guān)申請的交叉引用
本申請要求2013年12月20日提交并且題為“LINER FOR PHASE CHANGE MEMORY (PCM)ARRAY AND ASSOCIATED TECHNIQUES AND CONFIGURAT1NS” 的美國申請?zhí)朜0.14/137 ,864的優(yōu)先權(quán)，其全部公開內(nèi)容在此通過引用被并入。
技術(shù)領(lǐng)域
[0002]本公開的實(shí)施例一般涉及集成電路的領(lǐng)域，并且更特別地涉及用于相變存儲(chǔ)器(PCM)陣列的襯墊以及相關(guān)聯(lián)的技術(shù)和配置。
【背景技術(shù)】
[0003]諸如多疊層(mult1-stack)交叉點(diǎn)PCM之類的相變存儲(chǔ)器(PCM)技術(shù)是對其它非易失性存儲(chǔ)器(NVM)技術(shù)的有前景的替換。目前，在交叉點(diǎn)陣列架構(gòu)中，可以在陣列疊層的PCM元件上形成保護(hù)襯墊以防止在諸如被沉積以填充PCM元件之間的區(qū)域的填充材料之類的其它材料的后續(xù)沉積期間對PCM元件的潛在損害。然而，目前形成保護(hù)襯墊的技術(shù)可以提供易受來自后續(xù)過程的損害所影響、阻礙PCM元件之間的材料填充、未能提供用于材料的后續(xù)沉積的良好粘附、未能提供充足的阻擋性質(zhì)以防止來自PCM元件的材料的熱擴(kuò)散的襯墊和/或可以遭受諸如形成襯墊的破壞性沉積過程(例如高溫)之類的其它缺陷。
【附圖說明】
[0004]將通過結(jié)合附圖的以下詳細(xì)描述來容易地理解實(shí)施例。為了便于此描述，相似的參考數(shù)字指代相似的結(jié)構(gòu)元件。實(shí)施例是作為示例并且不是作為限制來在附圖的各圖中示出。
[0005]圖1示意性地圖示出依照一些實(shí)施例的以晶片形式和以單體化形式的示例管芯的頂視圖。
[0006]圖2示意性地圖示出依照一些實(shí)施例的集成電路(IC)組件的截面?zhèn)纫晥D。
[0007]圖3示意性地圖示出依照一些實(shí)施例的在制造的各種階段期間相變存儲(chǔ)器(PCM)器件的截面?zhèn)纫晥D。
[0008]圖4是依照一些實(shí)施例的制造PCM器件的方法的流程圖。
[0009]圖5示意性地圖示出依照本文所描述的各種實(shí)施例的包括PCM器件的示例系統(tǒng)。
【具體實(shí)施方式】
[0010]本公開的實(shí)施例描述一種用于相變存儲(chǔ)器(PCM)陣列的襯墊以及相關(guān)聯(lián)的技術(shù)和配置。在以下詳細(xì)描述中，參考形成其一部分的附圖，其中相似的數(shù)字自始至終指代相似的部分，并且其中通過圖示的方式示出其中可以實(shí)踐本公開的主題的實(shí)施例。要理解的是，可以利用其它實(shí)施例并且可以作出結(jié)構(gòu)或邏輯上的改變而不脫離本公開的范圍。因此，以下詳細(xì)描述不以限制性意義來被理解，并且實(shí)施例的范圍由隨附權(quán)利要求及其等同物來限定。
[0011]以最有助于理解所要求保護(hù)的主題的方式來將各種操作描述為依次的多個(gè)分立操作。然而，描述的次序不應(yīng)當(dāng)被解釋為暗示這些操作必然是依賴于次序的。特別地，這些操作可以不以呈現(xiàn)的次序執(zhí)行。所描述的操作可以以與所描述的實(shí)施例不同的次序執(zhí)行。在另外的實(shí)施例中可以執(zhí)行各種另外的操作和/或可以省略所描述的操作。
[0012]出于本公開的目的，短語“A和/或B”意指(A)，(B)或(A和B)。出于本公開的目的，短語“A，B和/或C"意指(A)，(B)，(C)，(A和B)，(A和C)，(B和C)或(A，B和C)。
[0013]描述可以使用短語“在一個(gè)實(shí)施例中”或“在實(shí)施例中”，其每個(gè)可以指的是相同或不同實(shí)施例中的一個(gè)或多個(gè)。另外，如關(guān)于本公開的實(shí)施例所使用的，術(shù)語“包括”、“包含”、“具有”等，是同義的。術(shù)語“親合”可以指的是直接連接、間接連接或間接通信。
[0014]如本文所使用的，術(shù)語“模塊”可以指的是、作為其一部分或者包括執(zhí)行一個(gè)或多個(gè)軟件或固件程序的專用集成電路(ASIC)、電子電路、處理器(共享、專用或群組)和/或存儲(chǔ)器(共享、專用或群組)、組合邏輯電路、狀態(tài)機(jī)和/或提供所描述的功能的其它合適部件。
[0015]圖1示意性地圖示了依照一些實(shí)施例的以晶片形式10和以單體化形式100的示例管芯102的頂視圖。在一些實(shí)施例中，管芯102可以是由諸如例如硅或其它合適材料之類的半導(dǎo)體材料構(gòu)成的晶片11的多個(gè)管芯(例如管芯102，102a，102b)中的一個(gè)。多個(gè)管芯可以被形成在晶片11的表面上。管芯中的每個(gè)可以是包括具有如本文所描述的襯墊的相變存儲(chǔ)器(PCM)元件的半導(dǎo)體產(chǎn)品的重復(fù)單元。例如，依照一些實(shí)施例，管芯102可以包括PCM器件的電路103。根據(jù)各種實(shí)施例，電路103可以包括一個(gè)或多個(gè)PCM元件(例如單元)，其可以被配置在陣列中。PCM元件可以包括例如相變材料，諸如硫族化合物玻璃，其可以利用電流產(chǎn)生的熱量的施加而在結(jié)晶和無定形狀態(tài)之間切換。相變材料的狀態(tài)(例如結(jié)晶/無定形)可以與PCM元件的邏輯值(例如I或O)對應(yīng)。在一些實(shí)施例中，電路103可以是PCM和開關(guān)(PCMS)器件的一部分。也就是說，PCM元件可以包括開關(guān)，諸如例如配置用于在PCM元件的選擇/編程操作中使用的雙向閾值開關(guān)(OTS )。
[0016]電路103還可以包括耦合到PCM元件的一個(gè)或多個(gè)位線和一個(gè)或多個(gè)字線。在一些實(shí)施例中，位線和字線可以配置成使得PCM元件中的每個(gè)被設(shè)置在每一條單獨(dú)位線和字線的交叉處?？梢允褂米志€和位線來向PCM元件的目標(biāo)PCM元件施加電壓或偏置以選擇用于讀取或?qū)懭氩僮鞯哪繕?biāo)單元。位線驅(qū)動(dòng)器可以耦合到位線并且字線驅(qū)動(dòng)器可以耦合到字線以便于PCM元件的解碼/選擇。電容器和電阻器可以被耦合到位線和字線。在一些實(shí)施例中，電路103可以包括其它合適器件和配置。例如，電路103可以包括配置成執(zhí)行讀取、編程、驗(yàn)證和/或分析操作的一個(gè)或多個(gè)模塊。
[0017]在一些實(shí)施例中，電路103可以使用PCM制造技術(shù)和/或其它合適的半導(dǎo)體制造技術(shù)來形成。要指出的是，電路103僅在圖1中示意性地描繪并且可以表示以電路形式的多種多樣的合適邏輯或存儲(chǔ)器，包括例如一個(gè)或多個(gè)狀態(tài)機(jī)，其包括電路和/或配置成執(zhí)行諸如讀取、編程、驗(yàn)證和/或分析操作之類的動(dòng)作的儲(chǔ)存器(例如，固件或軟件)中的指令。
[0018]在半導(dǎo)體產(chǎn)品的制造過程完成之后，晶片11可以經(jīng)歷單體化過程，其中將管芯(例如管芯102，102a，102b)中的每個(gè)彼此分離以提供半導(dǎo)體產(chǎn)品的分立“芯片”。晶片11可以具有各種尺寸中的任一個(gè)。在一些實(shí)施例中，晶片11具有從大約25.4mm變動(dòng)到大約450mm的直徑。在其它實(shí)施例中，晶片11可以包括其它尺寸和/或其它形狀。根據(jù)各種實(shí)施例，電路103可以被設(shè)置在以晶片形式10或單體化形式100的半導(dǎo)體襯底上。在一些實(shí)施例中，管芯102可以包括邏輯或存儲(chǔ)器或其組合。
[0019]圖2示意性地圖示了依照一些實(shí)施例的集成電路(IC)組件200的截面?zhèn)纫晥D。在一些實(shí)施例中，IC組件200可以包括與封裝襯底121電氣和/或物理耦合的一個(gè)或多個(gè)管芯(以下，“管芯102”)。管芯102可以包括電路(例如，圖1的電路103)，包括具有如本文所描述的襯墊的PCM元件。在一些實(shí)施例中，封裝襯底121可以與電路板122耦合，如可以看到的。
[0020]管芯102可以表示使用半導(dǎo)體制造技術(shù)來由半導(dǎo)體材料(例如硅)制作的分立產(chǎn)品，所述半導(dǎo)體制造技術(shù)諸如結(jié)合形成PCM器件使用的薄膜沉積、光刻、蝕刻等。在一些實(shí)施例中，管芯102在一些實(shí)施例中可以是、包括處理器、存儲(chǔ)器、片上系統(tǒng)(SoC)或ASIC或作為其的一部分。在一些實(shí)施例中，諸如例如模塑料或底部填充材料(未示出)之類的電氣絕緣材料可以包封管芯102和/或管芯級(jí)互連結(jié)構(gòu)106的至少一部分。
[0021]管芯102可以根據(jù)多種多樣的合適配置而被附著到封裝襯底121，包括例如在倒裝芯片(flip-chip)配置中與封裝襯底121直接耦合，如所描繪的。在倒裝芯片配置中，包括有源電路的管芯102的有源側(cè)SI使用管芯級(jí)互連結(jié)構(gòu)106(諸如凸塊、柱或其它合適的結(jié)構(gòu)，其還可以將管芯102與封裝襯底121電耦合)被附著到封裝襯底121的表面。管芯102的有源側(cè)SI可以包括諸如例如PCM元件之類的電路。無源側(cè)S2可以與有源側(cè)SI相對設(shè)置，如可以看到的。在其它實(shí)施例中，在多種合適的堆疊管芯配置中的任一種中，管芯102可以被設(shè)置在與封裝襯底121耦合的另一管芯上。例如，處理器管芯可以在倒裝芯片配置中與封裝襯底121耦合，并且管芯102可以在倒裝芯片配置中安裝在處理器管芯上并且使用通過處理器管芯形成的娃通孔(TSV)與封裝襯底電親合。在又一些實(shí)施例中，管芯102可以被嵌入在封裝襯底121中或者與嵌入在封裝襯底121中的管芯耦合。在其它實(shí)施例中，其它管芯可以在與管芯102的并排配置中與封裝襯底121耦合。
[0022]在一些實(shí)施例中，管芯級(jí)互連結(jié)構(gòu)106可以配置成在管芯102與封裝襯底121之間路由電氣信號(hào)。電氣信號(hào)可以包括例如與管芯的操作結(jié)合使用的輸入/輸出(I/o)信號(hào)和/或功率/接地信號(hào)。管芯級(jí)互連結(jié)構(gòu)106可以與設(shè)置在管芯102的有源側(cè)SI上的對應(yīng)管芯接觸和設(shè)置在封裝襯底121上的對應(yīng)封裝接觸耦合。管芯接觸和/或封裝接觸可以包括例如焊盤、通孔、溝槽、跡線和/或其它合適的接觸結(jié)構(gòu)。
[0023]在一些實(shí)施例中，封裝襯底121是基于環(huán)氧樹脂的層壓襯底，其具有核(core)和/或內(nèi)建層(build-up layer)，諸如例如Ajinomoto