薄膜晶體管及其制備方法、陣列基板、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及薄膜晶體管技術(shù)領(lǐng)域，特別涉及一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。
【背景技術(shù)】
[0002]薄膜晶體管(Thin Film Transistor，簡(jiǎn)稱“TFT”)是液晶顯示裝置中的關(guān)鍵器件，對(duì)顯示裝置的工作性能起到十分重要的作用。
[0003]現(xiàn)有的薄膜晶體管主要包括依次層疊在襯底上的柵電極、柵極絕緣層、有源層、歐姆接觸層、源漏電極、鈍化層、以及像素電極。
[0004]在光照條件下，現(xiàn)有的薄膜晶體管會(huì)產(chǎn)生光生載流子，該光生載流子會(huì)在柵極絕緣層內(nèi)缺陷態(tài)或者柵極絕緣層與有源層界面缺陷態(tài)中累積，進(jìn)而造成薄膜晶體管的閥值電壓的偏移現(xiàn)象，使得關(guān)態(tài)電流(1ff)偏大，薄膜晶體管的穩(wěn)定性差。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有的薄膜晶體管在光照條件下穩(wěn)定性差的問(wèn)題，本發(fā)明實(shí)施例提供了一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。所述技術(shù)方案如下:
[0006]一方面，提供了一種薄膜晶體管，所述薄膜晶體管包括:襯底、柵電極、柵極絕緣層以及有源層，所述柵極絕緣層夾設(shè)于所述柵電極和所述有源層之間，所述柵極絕緣層包括:內(nèi)部缺陷防止層和界面缺陷防止層，所述內(nèi)部缺陷防止層位于所述界面缺陷防止層和所述柵電極之間，所述內(nèi)部缺陷防止層用于減少所述柵極絕緣層的內(nèi)部缺陷，所述界面缺陷防止層用于減少所述柵極絕緣層和所述有源層的接觸界面的缺陷。
[0007]具體地，所述界面缺陷防止層的材料為氮化硅。
[0008]進(jìn)一步地，所述界面缺陷防止層為SiNx，其中，X的取值范圍為1.33?10。
[0009]進(jìn)一步地，所述界面缺陷防止層的厚度為5?50nm。
[0010]具體地，所述內(nèi)部缺陷防止層的材料為SiNy，其中，O < y < Xo
[0011]可選地，所述內(nèi)部缺陷防止層包括生長(zhǎng)速度控制層和第一缺陷防止層，所述第一缺陷防止層位于所述生長(zhǎng)速度控制層和所述界面缺陷防止層之間，所述生長(zhǎng)速度控制層為SiNyl，所述第一缺陷防止層為SiNy2，其中，O < yl < y2。
[0012]進(jìn)一步地，y2的取值范圍為0.5?10，yl的取值范圍為0.1?1.33。
[0013]進(jìn)一步地，所述第一缺陷防止層的厚度為5?50nm，所述生長(zhǎng)速度控制層的厚度為 30 ?400nm。
[0014]可選地，所述柵極絕緣層還包括:設(shè)于所述柵電極和所述內(nèi)部缺陷防止層之間的擴(kuò)散阻擋層，所述擴(kuò)散阻擋層用于阻擋所述柵電極向所述柵極絕緣層擴(kuò)散。
[0015]進(jìn)一步地，所述擴(kuò)散阻擋層的材料為SiNz，其中，z的取值范圍為1.33?10。
[0016]進(jìn)一步地，所述擴(kuò)散阻擋層的厚度為5?50nm。
[0017]可選地，所述內(nèi)部缺陷防止層還包括:設(shè)于所述擴(kuò)散阻擋層和所述生長(zhǎng)速度控制層之間的第二缺陷防止層。
[0018]進(jìn)一步地，所述第二缺陷防止層的材料為SiNy3，其中，O < yl < y3。
[0019]進(jìn)一步地，y3的取值范圍為0.5?10。
[0020]進(jìn)一步地，所述第二缺陷防止層的厚度為5?50nm。
[0021]另一方面，提供了一種薄膜晶體管制備方法，所述方法包括:
[0022]提供一襯底；
[0023]在所述襯底上生長(zhǎng)柵電極；
[0024]在所述柵電極上生長(zhǎng)柵極絕緣層；
[0025]在所述柵極絕緣層上生長(zhǎng)有源層；
[0026]所述在所述柵電極上生長(zhǎng)柵極絕緣層，包括:
[0027]在所述柵電極上生長(zhǎng)內(nèi)部缺陷防止層，所述內(nèi)部缺陷防止層用于減少所述柵極絕緣層的內(nèi)部缺陷；
[0028]在所述內(nèi)部缺陷防止層上生長(zhǎng)界面缺陷防止層，所述界面缺陷防止層用于減少所述柵極絕緣層和所述有源層的接觸界面的缺陷。
[0029]具體地，所述界面缺陷防止層的材料為氮化硅。
[0030]進(jìn)一步地，所述界面缺陷防止層為SiNx，其中，X的取值范圍為1.33?10。
[0031]具體地，所述內(nèi)部缺陷防止層的材料為SiNy，其中，O < y < Xo
[0032]可選地，所述在所述柵電極上生長(zhǎng)內(nèi)部缺陷防止層，包括:
[0033]在所述柵電極上生長(zhǎng)生長(zhǎng)速度控制層；
[0034]在所述生長(zhǎng)速度控制層上生長(zhǎng)第一缺陷防止層，所述生長(zhǎng)速度控制層為SiNyl，所述第一缺陷防止層為SiNy2，其中，O < yl < y2。
[0035]進(jìn)一步地，y2的取值范圍為0.5?10，yl的取值范圍為0.1?1.33。
[0036]進(jìn)一步地，所述在所述柵電極上生長(zhǎng)內(nèi)部缺陷防止層，還包括:
[0037]在生長(zhǎng)所述第一缺陷防止層之前，對(duì)所述生長(zhǎng)速度控制層的表面采用N2進(jìn)行等離子體處理。
[0038]可選地，所述在所述柵電極上生長(zhǎng)柵極絕緣層，還包括:
[0039]在所述柵電極和所述內(nèi)部缺陷防止層之間生長(zhǎng)擴(kuò)散阻擋層，所述擴(kuò)散阻擋層用于阻擋所述柵電極向所述柵極絕緣層擴(kuò)散。
[0040]進(jìn)一步地，所述擴(kuò)散阻擋層的材料為SiNz，其中，z的取值范圍為1.33?10。
[0041]可選地，所述在所述柵電極上生長(zhǎng)內(nèi)部缺陷防止層，還包括:
[0042]在所述擴(kuò)散阻擋層和所述生長(zhǎng)速度控制層之間生長(zhǎng)第二缺陷防止層。
[0043]進(jìn)一步地，所述第二缺陷防止層的材料為SiNy3，其中，O < yl < y3。
[0044]進(jìn)一步地，y3的取值范圍為0.5?10。
[0045]可選地，所述在所述柵電極上生長(zhǎng)內(nèi)部缺陷防止層，還包括:
[0046]在生成所述第二缺陷防止層之前，對(duì)所述擴(kuò)散阻擋層表面采用N2進(jìn)行等離子體處理。
[0047]可選地，在生長(zhǎng)所述柵極絕緣層之前，所述方法還包括以下步驟中的至少一種:
[0048]采用H2對(duì)所述柵電極的表面進(jìn)行等離子體處理；
[0049]采用N2對(duì)所述柵電極的表面進(jìn)行等離子體處理。
[0050]另一方面，提供了一種陣列基板，所述陣列基板包括前述的薄膜晶體管。
[0051]另一方面，提供了一種顯示裝置，所述顯示裝置包括前述的陣列基板。
[0052]本發(fā)明實(shí)施例提供的技術(shù)方案帶來(lái)的有益效果是:
[0053]通過(guò)將薄膜晶體管的柵極絕緣層設(shè)置為包括內(nèi)部缺陷防止層和界面缺陷防止層，其中，內(nèi)部缺陷防止層用于減少柵極絕緣層的內(nèi)部缺陷，界面缺陷防止層用于減少柵極絕緣層和有源層的接觸界面的缺陷，這樣可以減少柵極絕緣層內(nèi)部以及柵極絕緣層與有源層接觸面的缺陷態(tài)數(shù)量，進(jìn)而減少了載流子(即正電子)在柵極絕緣層內(nèi)部以及柵極絕緣層與有源層接觸面處的累積，這樣能有效減少薄膜晶體管的閥值電壓的偏移現(xiàn)象，進(jìn)而防止了 1ff (關(guān)態(tài)電流)的增加、提高了薄膜晶體管的穩(wěn)定性，減少了薄膜晶體管的不良率。
【附圖說(shuō)明】
[0054]為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0055]圖1是本發(fā)明實(shí)施例提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；