3維結(jié)構(gòu)的非易失性存儲(chǔ)器與存儲(chǔ)單元結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種存儲(chǔ)器與及其制造方法，且特別涉及一種3維結(jié)構(gòu)的非易失性存儲(chǔ)器與存儲(chǔ)單元結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]眾所周知，非易失性存儲(chǔ)器(non-volatile memory)能夠在電源關(guān)閉時(shí)持續(xù)保存其內(nèi)部的儲(chǔ)存資料。而現(xiàn)今使用最普遍的非易失性存儲(chǔ)器即為快閃存儲(chǔ)器(flashmemory)?？扉W存儲(chǔ)器利用浮動(dòng)?xùn)啪w管(floating gate transistor)作為儲(chǔ)存單元。而根據(jù)儲(chǔ)存于浮動(dòng)?xùn)艠O上的電荷量即可決定其儲(chǔ)存狀態(tài)。
[0003]最近，一種全新架構(gòu)的非易失性存儲(chǔ)器已經(jīng)被提出。該非易失性存儲(chǔ)器稱為電阻性隨機(jī)存取存儲(chǔ)器(Resistive Random Access Memory, RRAM),且其儲(chǔ)存元件為一電阻性兀件(resistive element)。
[0004]請(qǐng)參照?qǐng)D1，其所繪示為公知具電阻性元件的非易失性存儲(chǔ)器示意圖，其揭露于美國(guó)專利號(hào)US8，107，274。該非易失性存儲(chǔ)器300具有(1T+1R)的存儲(chǔ)單元，IT代表一個(gè)晶體管(transistor), IR代表一個(gè)電阻(resistor)。亦即，該非易失性存儲(chǔ)器300包括一晶體管310與一電阻性元件320，且電阻性元件320連接至晶體管310。其中，電阻性元件320為可變的以及可回復(fù)的電阻性兀件(variable and reversible resistive element)。
[0005]晶體管310 包括:基板 318、柵介電層(gate dielectric layer) 313、一柵極 312、第一源/漏極314、第二源/漏極316、間隔件(spacer) 319。
[0006]電阻性元件320包括:過(guò)渡金屬氧化層(transit1n metal oxide layer) 110、介電層150、一導(dǎo)電的插塞模塊(conductive plug module)130。其中，介電層150形成于第一源/漏極314上，且導(dǎo)電的插塞模塊130位于過(guò)渡金屬氧化層110上。
[0007]再者,導(dǎo)電的插塞模塊130包括一金屬插塞132與一障壁層(barrier layer) 134。金屬插塞132垂直地配置于過(guò)渡金屬氧化層110上且可以導(dǎo)電至過(guò)渡金屬氧化層110，并且障壁層134包覆著金屬插塞132。其中，過(guò)渡金屬氧化層110是由介電層150與障壁層134反應(yīng)后所形成，且過(guò)渡金屬氧化層110可以改變其電阻值。
[0008]由于晶體管310會(huì)占據(jù)基板318的布局面積，使得該(1T+1R)結(jié)構(gòu)的非易失性存儲(chǔ)器300的存儲(chǔ)單元密度較低。因此，提出一種高存儲(chǔ)單元密度的非易失性存儲(chǔ)器即為本發(fā)明所欲達(dá)成的目的。

【發(fā)明內(nèi)容】

[0009]本發(fā)明為一種非易失性存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)，包括:一第一金屬層；一第一介電層，形成于該第一金屬層上方，其中，該第一介電層中具有一第一穿透洞；一第一過(guò)渡層，形成于該第一穿透洞底部與該第一金屬層之間；一第二金屬層，形成于該第一穿透洞內(nèi)并接觸于該第一過(guò)渡層；一第二介電層，形成于該第二金屬層與該第一介電層上方，其中，該第二介電層中具有一第二穿透洞；一第二過(guò)渡層，形成于該第二穿透洞底部與該第二金屬層之間；以及一第三金屬層，形成于該第二穿透洞內(nèi)并接觸于該第二過(guò)渡層。
[0010]本發(fā)明為一種非易失性存儲(chǔ)器中存儲(chǔ)單元結(jié)構(gòu)的制造方法，包括下列步驟:于一第一金屬層上方形成一第一介電層；于該第一介電層中形成一第一穿透洞，且該第一穿透洞底部殘留部分該第一介電層；于該第一穿透洞內(nèi)表面形成于一第一障壁層；形成一第二金屬層填充于該第一穿透洞；于該第二金屬層與該第一介電層上方形成一第二介電層；于該第二介電層中形成一第二穿透洞，且該第二穿透洞底部殘留部分該第二介電層，其中該第二穿透洞位于該第二金屬層上方；于該第二穿透洞內(nèi)表面形成于一第二障壁層；形成一第三金屬層填充于該第二穿透洞；以及結(jié)合該第一穿透洞底部殘留的該第一介電層與該第一障壁層以形成一第一過(guò)渡層，以及結(jié)合該第二穿透洞底部殘留的該第二介電層與該第二障壁層以形成一第二過(guò)渡層。
[0011]本發(fā)明為一種非易失性存儲(chǔ)器，包括:一第一金屬導(dǎo)線；一第一存儲(chǔ)單兀結(jié)構(gòu)，該第一存儲(chǔ)單元結(jié)構(gòu)的第一端連接于該第一金屬導(dǎo)線；一第二存儲(chǔ)單元結(jié)構(gòu)，該第二存儲(chǔ)單元結(jié)構(gòu)的第一端連接于該第一金屬導(dǎo)線；一第二金屬導(dǎo)線，連接至該第一存儲(chǔ)單元結(jié)構(gòu)的第二端；一第三金屬導(dǎo)線，連接至該第二存儲(chǔ)單元結(jié)構(gòu)的第二端；一第三存儲(chǔ)單元結(jié)構(gòu)，該第三存儲(chǔ)單元結(jié)構(gòu)的第一端連接于該第二金屬導(dǎo)線；一第四存儲(chǔ)單元結(jié)構(gòu)，該第四存儲(chǔ)單元結(jié)構(gòu)的第一端連接于該第三金屬導(dǎo)線；以及一第四金屬導(dǎo)線，連接至該第三存儲(chǔ)單元結(jié)構(gòu)的第二端以及該第四存儲(chǔ)單元結(jié)構(gòu)的第二端；其中，該第一存儲(chǔ)單元結(jié)構(gòu)、該第二存儲(chǔ)單元結(jié)構(gòu)、該第三存儲(chǔ)單元結(jié)構(gòu)與該第四存儲(chǔ)單元結(jié)構(gòu)中皆包括串接的一第一過(guò)渡層與一第二過(guò)渡層。
[0012]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下:
【附圖說(shuō)明】
[0013]圖1所繪示為公知具電阻性元件的非易失性存儲(chǔ)器示意圖。
[0014]圖2A至圖2J所繪示為本發(fā)明非易失性存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)的制造流程及其等效電路不意圖。
[0015]圖3A至圖3D所繪示為本發(fā)明非易失性存儲(chǔ)器的存儲(chǔ)單元陣列的制造流程及其等效電路不意圖。
[0016]其中，附圖標(biāo)記說(shuō)明如下:
[0017]110:過(guò)渡層
[0018]130:導(dǎo)電的插塞模塊
[0019]132:金屬插塞
[0020]134:障壁層
[0021]150:介電層
[0022]300:非易失性存儲(chǔ)器
[0023]310:晶體管
[0024]312:柵極
[0025]313:柵介電層
[0026]314:第一源/漏極
[0027]316:第二源/漏極
[0028]318:基板
[0029]319:間隔件
[0030]320:電阻性元件
[0031]510:第一金屬層
[0032]512:第一介電層
[0033]514:第一障壁層
[0034]516:第二金屬層
[0035]518:第一過(guò)渡層
[0036]522:第二介電層
[0037]524:第二障壁層
[0038]526:第三金屬層
[0039]528:第二過(guò)渡層
[0040]530:存儲(chǔ)單元結(jié)構(gòu)
【具體實(shí)施方式】
[0041]本發(fā)明為一種具電阻性元件的非易失性存儲(chǔ)器及其制造方法與存儲(chǔ)單元結(jié)構(gòu)。本發(fā)明是設(shè)計(jì)(1D+1R)存儲(chǔ)單元結(jié)構(gòu)的非易失性存儲(chǔ)器，ID代表一個(gè)二極管(d1de)，IR代表一個(gè)電阻(resistor)。而利用三維配置多個(gè)存儲(chǔ)單元結(jié)構(gòu)，可以形成高存儲(chǔ)單元密度的非易失性存儲(chǔ)器。以下詳細(xì)介紹本發(fā)明。
[0042]請(qǐng)參照?qǐng)D2A至圖2J，其所繪示為本發(fā)明非易失性存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)的制造流程及其等效電路示意圖。其中，圖2A至圖2E所繪示為形成電阻性元件的步驟，并且圖2F至圖2H所繪示為形成二極管的步驟。
[0043]如圖2A所示，在一第一金屬層510的一第一表面上形成厚度為hi的一第一介電層512,此第一介電層512可為金屬間介電層(Inter-Metal Dielectric layer,簡(jiǎn)稱IMD層)，其材質(zhì)可為二氧化硅(S12)。接著，進(jìn)行蝕刻步驟，在第一介電層512上形成寬度為wl的一第一穿透洞(via)，而第一穿透洞的底部尚有第一介電層512的殘留?；旧?，本發(fā)明的存儲(chǔ)單元結(jié)構(gòu)制造于半導(dǎo)體基板上。再者，第一金屬層510為第一方向的金屬導(dǎo)線，其材質(zhì)可為銅、招、或者鶴。
[0044]如圖2B所示，在第一穿透洞上方開(kāi)口處，再進(jìn)行一次蝕刻步驟，使得第一穿透洞上方開(kāi)口處的寬度大于wl，而第一穿透洞的底部尚有al厚度的第一介電層512的殘留。
[0045]如圖2C所不,在第一穿透洞內(nèi)表面以及第一介電層512上形成一第一障壁層514,其材料可為 Hf、HfOx、HfOxNy, Mg、MgOx、MgOxNy' N1x、N1xNy, TaOxNy' Ta、TaOx、TaNx、T1xNy'Ti, T1x, TiNx0
[0046]接著，如圖2D所不,在第一障壁層514上形成一第二金屬層516,其材質(zhì)可為銅、鋁、或者鎢。