局部高密度基底布線的制作方法
【技術(shù)領(lǐng)域】
[0001]此公開總體上涉及電子芯片架構(gòu)。
【背景技術(shù)】
[0002]諸如電子裝置的半導(dǎo)體裝置能夠包含基底布線(routing)，該基底布線比被附著至基底的芯片中的一些布線具有更低的密度。該裝置能夠包含復(fù)雜的布線方案，尤其在其中附著的芯片包含比基底中的布線更高密度的布線的區(qū)域中能夠包含復(fù)雜的布線方案。
【附圖說(shuō)明】
[0003]圖1示出了與一個(gè)或多個(gè)實(shí)施例一致的包含局部高密度基底布線的設(shè)備的范例；
[0004]圖2示出了與一個(gè)或多個(gè)實(shí)施例一致的高密度互連元件的范例；
[0005]圖3示出了與一個(gè)或多個(gè)實(shí)施例一致的包含局部高密度基底布線的另一個(gè)設(shè)備的范例；
[0006]圖4示出了與一個(gè)或多個(gè)實(shí)施例一致的制造具有局部高密度基底布線的設(shè)備的技術(shù)的范例；
[0007]圖5示出了與一個(gè)或多個(gè)實(shí)施例一致的電子裝置的范例。
【具體實(shí)施方式】
[0008]下面的描述和圖樣充分地示例了具體實(shí)施例，以使得本領(lǐng)域技術(shù)人員能夠?qū)ζ溥M(jìn)行實(shí)施。其它的實(shí)施例能夠并入結(jié)構(gòu)的、邏輯的、電氣的、工藝、或其它變化。能夠?qū)⒁恍?shí)施例中的部分和特征包含于其它實(shí)施例的部分和特征中或替代其它實(shí)施例的部分和特征。權(quán)利要求中闡述的實(shí)施例涵蓋那些權(quán)利要求的所有可得到的等效物。
[0009]于此總體描述了對(duì)于局部高密度基底布線的系統(tǒng)和方法的實(shí)施例。在一個(gè)或多個(gè)實(shí)施例中，設(shè)備包含介質(zhì)、第一和第二電路元件、一個(gè)或多個(gè)互連元件、以及介電層。介質(zhì)中能夠包含低密度布線?；ミB元件能夠被嵌入于介質(zhì)中，并且互連元件中能夠包含多個(gè)導(dǎo)電部件，導(dǎo)電部件中的一個(gè)導(dǎo)電部件能夠電耦合至第一電路元件和第二電路元件?；ミB元件中能夠包含高密度布線。介電層能夠在互連元件之上，介電層能夠包含穿過(guò)該介電層的第一和第二電路元件。
[0010]基底解決方案(substrate solut1n)能夠用于提供芯片至芯片的互連。封裝基底中的I/O (輸入/輸出)密度能夠由基底的最小跡線和空間尺寸來(lái)確定。最小跡線和空間尺寸能夠受到平版印刷的分辨率和基底制備工藝中使用的鍍覆工藝的限制。此限制能夠是實(shí)現(xiàn)分辨率的經(jīng)濟(jì)成本的函數(shù)。多芯片基底中的布線密度能夠比芯片級(jí)布線工藝中的布線密度稀疏(less dense)大約一百(100)倍。與使用較低的布線密度相關(guān)聯(lián)的問(wèn)題能夠包含基底的專用于I/O的較大的區(qū)域以及降低的系統(tǒng)和功率性能。
[0011]與現(xiàn)有的多芯片封裝基底相關(guān)聯(lián)的問(wèn)題能夠是無(wú)法以有成本效益的或制備友好的方式對(duì)于基本布線利用芯片級(jí)布線密度。問(wèn)題的解決方案能夠包含使用包含被嵌入于介質(zhì)(例如，基底)中的芯片級(jí)布線(例如，高密度布線)的高密度互連元件(例如，互連管芯(die)或互連芯片)。此解決方案能夠提供允許創(chuàng)建局部高帶寬(例如，密度)的芯片至芯片的互連的局部高密度布線元件或修改封裝設(shè)計(jì)的能力，并且添加能夠得益于高帶寬的芯片至芯片的互連的功能性而不要求制造工藝的重大變化。該解決方案也能夠僅在高密度互連是有用的地方提供高密度互連，從而，容許對(duì)基底的高密度互連是沒(méi)用的或不期望的區(qū)域中的常規(guī)的封裝布線(例如，低密度布線)使用比較便宜的平版印刷和鍍覆工藝。在互連元件被嵌入于N-1層(例如，在基底(N層)的頂層以下的層)中或以下時(shí)，此解決方案也能夠提供高密度互連元件的放置中的尺寸變化。在包含多于一個(gè)互連元件的實(shí)施例中，一個(gè)互連元件的排列能夠獨(dú)立于另一個(gè)互連元件。包含被嵌入于基底的頂層以下的高密度互連的實(shí)施例能夠?qū)⒎庋b芯布線和高帶寬互連布線一體化至基底上的單個(gè)成像的凸起區(qū)(singleimaged bump field)中用于后續(xù)芯片附著。也能夠給待被不同地并且可能更經(jīng)濟(jì)地布線的芯片提供該解決方案。能夠?qū)⒏邘捇ミB布線隔離至芯片的高帶寬互連耦合將物理地發(fā)生的位置處或附近的部分，從而留下芯片空間的剩余部分用于低密度布線。通過(guò)包含互連元件上的大小和形狀大于電路元件(例如，導(dǎo)電通孔)的焊盤(pad)，能夠容忍電路元件的放置中的變化。
[0012]圖1示出了能夠包含局部高密度基底布線的設(shè)備100的范例。設(shè)備100能夠包含介質(zhì)102A、一個(gè)或多個(gè)高密度互連元件104、可選擇的介電層108、一個(gè)或多個(gè)第一電路元件110A、一個(gè)或多個(gè)第二電路元件110B、可選擇的粘合層122、或一個(gè)或多個(gè)管芯114A-B。
[0013]介質(zhì)102A中能夠包含低密度互連布線。介質(zhì)102A能夠是:諸如半導(dǎo)體基底(除其它基底外，例如，硅、鎵、銦、鍺或其變化或組合)的基底；諸如玻璃增強(qiáng)環(huán)氧樹脂的一個(gè)或多個(gè)絕緣層，該玻璃增強(qiáng)環(huán)氧樹脂為諸如FR-4、聚四氟乙烯(Teflon)、紙棉增強(qiáng)環(huán)氧樹脂(CEM-3 )、酚醛玻璃(G3 )、紙酚醛(FR-1或FR-2 )、聚酯玻璃(CEM-5 );諸如玻璃的任何其它介電材料；或諸如能夠用于印刷電路板(PCB)中的其任何組合。能夠使用無(wú)凸起內(nèi)建層工藝(bumpless buildup layer process,BBUL)或創(chuàng)建介質(zhì)102A的其它技術(shù)來(lái)制造介質(zhì)102A。BBUL工藝包含形成于諸如高密度互連元件104或管芯114的元件之下的一個(gè)或多個(gè)內(nèi)建層。諸如激光打孔的微通孔形成工藝能夠形成內(nèi)建層和單管芯或多管芯鍵合焊盤之間的連接?？梢允褂酶呙芏燃蓸?gòu)圖技術(shù)來(lái)形成內(nèi)建層。單個(gè)管芯或多個(gè)管芯114和高密度互連元件104能夠被嵌入于基底中，或者能夠使用BBUL或其它工藝來(lái)電連接單個(gè)管芯或多個(gè)管芯114和高密度互連元件104。
[0014]高密度互連元件104中能夠包含被設(shè)置、放置、形成、或以其它方式定位的多個(gè)導(dǎo)電部件106。諸如通過(guò)使用管芯布線技術(shù)以創(chuàng)建高密度互連元件104，導(dǎo)電部件106能夠被定位于高密度互連元件104中(例如，高密度互連元件104中能夠包含高密度基底布線)，在導(dǎo)電部件106之間具有間隙，該間隙能夠小于(例如，小于多達(dá)大約100倍)利用常規(guī)的基底布線技術(shù)可能產(chǎn)生的間隙。高密度互連元件104能夠是諸如硅管芯的半導(dǎo)體管芯。高密度互連元件104能夠包含玻璃、陶瓷或有機(jī)材料構(gòu)成的至少一個(gè)層。
[0015]諸如圖3中示出的，高密度互連元件104能夠被定位于在表面以下的層(例如，N-1層或以下)處的介質(zhì)102A內(nèi)，或能夠被定位于在介質(zhì)102A的頂表面(例如，N層)之上。
[0016]諸如圖2中示出的，高密度互連元件104能夠包含被定位于高密度互連元件104上或至少部分地被定位于高密度互連元件104中的導(dǎo)電焊盤224，諸如在高密度互連元件104的頂表面226上或至少部分地在高密度互連元件104的頂表面226下面。諸如圖2中示出的，導(dǎo)電焊盤224能夠電耦合于導(dǎo)電部件106和電路元件110A-B之間。導(dǎo)電焊盤224能夠包含諸如銅、金、銀、鋁、鋅、鎳、黃銅、青銅、鐵等的導(dǎo)電金屬。導(dǎo)電焊盤224(例如，高密度導(dǎo)電焊盤224)能夠包含具有比電路元件110的對(duì)應(yīng)的覆蓋區(qū)面積大的面積的覆蓋區(qū)。該配置能夠容許在介質(zhì)102內(nèi)制備或定位高密度互連元件104中的尺寸變化。導(dǎo)電焊盤224能夠包含圓形的、正方形的、長(zhǎng)方形的、三角形的或其組合以及其它的覆蓋區(qū)。導(dǎo)電焊盤224的覆蓋區(qū)面積能夠在大約175 μ m2至10000 μ m2之間，諸如包含50 μ m的覆蓋區(qū)尺寸的導(dǎo)電焊盤224，諸如為具有大約2500 μ m2的覆蓋區(qū)面積的正方形的或具有大約1963 μ m2的覆蓋區(qū)面積的圓形的導(dǎo)電焊盤224。在一些實(shí)施例中，導(dǎo)電焊盤224能夠包含大約1900 μ m2至2550 μ m2之間的覆蓋區(qū)面積。
[0017]介電層108能夠被定位于高密度互連元件104之上(介電層108的下邊界的范例由介質(zhì)102中的水平虛線指示)。介電層108能夠包含穿過(guò)