復合電路元件的布局的制作方法
【專利說明】復合電路元件的布局
[0001]相關申請的交叉引用
[0002]本申請是在美國的35U.S.C.§ 119(e)于2014年2月7日提交的、標題為“LAYOUTOF COMPOSITE CIRCUIT ELEMENTS”的臨時申請61/937，094并請求其權益，其全部公開內(nèi)容通過引用并入本文。
技術領域
[0003]所公開的技術涉及到電子，并且更具體地，涉及在集成電路上的電路元件的物理布局。
【背景技術】
[0004]集成電路可以被封裝在模塑化合物(諸如，塑料)中。顯著應力可通過集成電路的封裝被施加到集成電路的電子電路。該應力可由于例如溫度和/或濕度發(fā)生變化。因此，校準以除去封裝后的誤差可無法充分補償由于電子電路的工作條件導致的應力。施加到電子電路的應力可影響電氣特性和/或電子電路的性能。但是，用于補償由集成電路的封裝應用于電子電路的機械應力的之前嘗試并沒有完全補償這種應力。
[0005]因此，有必要在存在施加到集成電路的應力的情況下改進電子電路的性能。

【發(fā)明內(nèi)容】

[0006]本公開的一個方面是一種裝置，包括:在集成電路上的第一組電路元件，和在同一集成電路上的第二組電路元件。第一組電路元件被布置在圍繞中心點的二維柵格。第一組電路元件被配置為用作具有第一區(qū)域的第一復合電路元件。第二組電路元件被布置圍繞同一中心點。第二組電路元件被配置為具有第二區(qū)域的第二復合電路元件。所述第二組電路元件包括從中心點間隔近似相同距離的四個電路元件。第二組電路元件中的四個電路元件的每個在至少一個維度是離開柵格的。在包括第一組電路元件和第二組電路元件的相同集成電路上的電路被配置成基于所述第一區(qū)域到所述第二區(qū)域的比率操作，其中，第一區(qū)域比第二區(qū)域至少大2倍。
[0007]本公開的另一個方面是在單個集成電路上包括晶體管結(jié)構的裝置。晶體管的裝置包括第一組晶體管、第二組晶體管和一個或多個虛設晶體管。第一組晶體管被布置成圍繞中心點并配置為用作具有第一區(qū)域的第一復合晶體管。第二組晶體管布置圍繞同一中心點并配置為用作具有第二區(qū)域的第二復合晶體管。第一區(qū)域至少兩倍于第二區(qū)域。第一和第二組晶體管被布置成圍繞所述一個或多個虛設晶體管的整個周邊。
[0008]但本公開的另一個方面是一種形成集成電路的方法。該方法包括:在布置圍繞中心點的集成電路上形成第一組晶體管，其中第一組晶體管被配置為用作具有第一區(qū)域的第一復合晶體管。該方法進一步包括:在圍繞同一中心點電路布置的相同集成電路上形成第二組晶體管，其中第二組的四個晶體管近似與中心點的距離相同。第二組晶體管被配置為用作具有第二區(qū)域的第二復合晶體管，并且所述第一區(qū)域至少近似比所述第二區(qū)域大2倍。該方法進一步包括:在同一集成電路上的交叉圖案中形成虛設晶體管。圍繞虛設晶體管的周邊形成第一和第二組晶體管，以及虛設晶體管中的一個被布置在第一和第二組晶體管的排列的中心點上。
[0009]為了總結(jié)本發(fā)明，已在本文中描述發(fā)明的某些方面、優(yōu)點和的新穎性特征。但是應該理解，不一定所有這些優(yōu)點可以按照任何本發(fā)明的特定實施例來實現(xiàn)。因此，本發(fā)明可以實現(xiàn)或優(yōu)化本文所教導一個優(yōu)點或一組優(yōu)點的方式實施或執(zhí)行，而不一定實現(xiàn)如本文可教導或所建議的其他優(yōu)點。
【附圖說明】
[0010]圖1是集成電路封裝的一部分的示意性側(cè)剖視圖，其中，成型材料向集成電路管芯適用空間上改變的力。
[0011]圖2是示例性帶隙基準電路的示意圖。
[0012]圖3是包括圖2的帶隙電路的集成電路封裝的示意性側(cè)剖視圖。
[0013]圖4是根據(jù)一個實施例的電路元件的布局的圖。
[0014]圖5是根據(jù)一個實施例具有包括虛設電路元件的電路元件的布局的集成電路的一部分的圖。
[0015]圖6是根據(jù)另一實施例的電路元件的布局的圖。
【具體實施方式】
[0016]某些實施例的以下詳細描述中提出了具體實施例的各種描述。然而，在此描述的創(chuàng)新可以體現(xiàn)在許多不同的方式，例如，如權利要求書所定義和涵蓋的。在本說明書中，參考了附圖，其中類似的附圖標記可以指示相同或功能相似的元件。應該理解，圖中所示的元件不一定按比例繪制。
[0017]如上所述，在塑料中封裝的集成電路可以體驗顯著的機械應力。這種機械應力可是由于(除其他事項外)由于濕氣吸收的包裝材料的變化擴張的和/或包裝材料膨脹的溫度系數(shù)差異。機械應力可以例如隨著時間、溫度、濕度或它們的任意組合變化。半導體晶體上產(chǎn)生的應力可引起半導體材料的電氣特性的變化。因此，機械應力可對于具有半導體晶體的外延半導體結(jié)構產(chǎn)生問題。在一個實例中，所產(chǎn)生的應力可導致由帶隙基準電路產(chǎn)生的帶隙電壓的變化。
[0018]圖1是集成電路封裝的一部分的側(cè)剖視圖，其中包括塑料材料2和填料粒子3的成形材料I向集成電路(IC)5應用空間上變化的力。該IC5可以包括各種類型的電路。IC5的電路可包括對外力或應力敏感的一個或多個敏感的電子電路，諸如帶隙基準電路10。雖然帶隙參考電路10被示意性地示出在圖1中，但應當理解，帶隙參考電路10可以從IC5的一層或多層形成。雖然本公開內(nèi)容的特征可參考帶隙基準電路10進行說明，用于說明的目的，本文所描述的原理和優(yōu)點可應用于各種其它電路，諸如正比于絕對溫度(PTAT)電路、電壓參考電路或基于不是1:1的電路元件的精確比率操作的其它電路。這些電路可以對于包裝應力是特別敏感的，因為它們是為了輸出精確的絕對電壓，以供其他電路參考。
[0019]IC 5的電路的操作條件可以由于時間、溫度、濕度或其它操作條件變化。在操作條件下的這種變化可導致對IC 5的機械應力。電路可被校準以在封裝后去除誤差。然而，在某些情況下，這些變化可以在校準之后具有顯著影響。因此，存在需要以補償在校準之后可發(fā)生的跨集成電路的機械應變。典型的集成電路封裝(其中，集成電路5被封裝在塑料成型化合物I中)的力學模型表明，整個IC 5的應力變化可以由二階函數(shù)精確模擬。因此，希望電路元件的布局補償封裝在塑料成型化合物I中的整個集成電路5的機械應變產(chǎn)生的一階和二階效應。這種布局可以補償在校準之前和/或之后在IC 5上存在的機械應力5。
[0020]一些線性元件(諸如，放大器和轉(zhuǎn)換器)可被設計為通過依賴于指定比率(諸如，
I:1)的元件匹配耐受絕對電變化。然而，在某些電路(諸如，帶隙基準電路10)中，穩(wěn)定的電路操作可取決于保持電路元件的尺寸的精確比率除了 1:1，諸如8:1。不是1:1的匹配精確比率是具有挑戰(zhàn)性的，尤其是當解決由于橫跨IC 5的機械應變的二階效應時。PTAT電路(諸如，電壓參考電路)可用來匹配電路元件的精確比率是除了 1:1。PTAT電路的一個例子是帶隙參考電路10。
[0021]如圖1所示，成形材料I可被設置在IC 5和帶隙基準電路10上。圖1的成型材料I可以包括塑料材料2和分散于整個塑料材料2的填料顆粒3。塑料材料2可以包括環(huán)氧樹脂或其它合適的基材。顆粒3可以包括二氧化硅。在一些應用中，這樣的顆粒3分數(shù)在整個塑料材料2以降低模塑料I和IC5之間的熱不匹配，其主要由硅或其他合適的半導體材料形成。例如，在一些模塑化合物I中，顆粒3可占模塑料I的約80%至約90%，以及塑料材料2可占模塑料I的約10%至約20%。顆粒3可以具有不同的尺寸，如圖1示意性示出。例如，二氧化硅顆粒的尺寸范圍可以從約I微米至約50微米，并且在一些情況下，從約I微米至約100微米。通過在成型材料I中分散大量的二氧化硅，可以降低膨脹成型材料I的溫度系數(shù)。調(diào)節(jié)膨脹的溫度系數(shù)可以降低模塑料I和IC模5之間的界面附近的熱應力之間的差，其可在成型溫度和操作溫度產(chǎn)生。降低該熱誘導應力的差異可以提高在IC5上電路的性