芯片封裝方法及芯片封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，尤其涉及一種芯片封裝方法及芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]晶圓級芯片尺寸封裝(WaferLevel Chip Size Packaging，WLCSP)技術(shù)是對晶圓進行封裝測試后再切割得到單個成品芯片的技術(shù)，封裝后的芯片尺寸與裸片完全一致。晶圓級芯片尺寸封裝技術(shù)徹底顛覆了傳統(tǒng)封裝，例如陶瓷無引線芯片載具(CeramicLeadless Chip Carrier)和有機無引線芯片載具(Organic Leadless Chip Carrier)等，順應(yīng)了市場對微電子產(chǎn)品日益輕、小、短、薄化和低價化的要求。經(jīng)晶圓級芯片尺寸封裝技術(shù)封裝后的芯片尺寸能夠達到高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增加而顯著降低。晶圓級芯片尺寸封裝技術(shù)是可以將IC設(shè)計、晶圓制造、封裝測試、基底制造整合為一體的技術(shù)，是當前封裝領(lǐng)域的熱點和未來的發(fā)展趨勢。
[0003]扇出型晶圓級封裝(Fan Out Wafer Level Packaging)技術(shù)是晶圓級封裝技術(shù)中的一種。扇出型晶圓級封裝的方法包括:在載體晶圓表面形成剝離薄膜；在剝離薄膜表面形成介質(zhì)層；在所述介質(zhì)層內(nèi)形成再布線金屬層以及金屬電極；將芯片倒裝至與所述金屬電極電連接；在倒裝所述芯片之后，在介質(zhì)層和芯片表面形成塑封料層，所述塑封料層包圍所述芯片，形成帶有塑封料層的封裝結(jié)構(gòu)；將載體圓片和剝離膜與帶有塑封料層的封裝體分離，形成塑封圓片；植球回流，在暴露出的金屬電極表面形成焊球凸點；單片切割，形成最終的扇出芯片結(jié)構(gòu)。
[0004]然而，現(xiàn)有的扇出晶圓級封裝方法的封裝質(zhì)量、以及所形成的封裝結(jié)構(gòu)的集成度仍有待提尚。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供一種芯片封裝方法及芯片封裝結(jié)構(gòu)，所形成的封裝結(jié)構(gòu)尺寸縮小，穩(wěn)定性和可靠性提高。
[0006]為解決上述問題，本發(fā)明提供一種芯片封裝方法，包括:
[0007]提供第一芯片，所述第一芯片包括相對的第一表面和第二表面，所述第一芯片的第一表面具有若干第一焊盤；
[0008]提供第二芯片，所述第二芯片包括相對的第三表面和第四表面，所述第二芯片的第三表面具有若干第二焊盤，且所述第二芯片的面積大于第一芯片的面積；
[0009]提供載板；
[0010]將所述第二芯片的第四表面與載板表面相結(jié)合；
[0011]將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，所述若干第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外；
[0012]在所述載板表面形成封料層，所述封料層包覆所述第一芯片和第二芯片；
[0013]在所述封料層內(nèi)形成第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)，所述第一導電結(jié)構(gòu)與第一焊盤電連接，所述第二導電結(jié)構(gòu)與第二焊盤電連接。
[0014]可選的，將所述第二芯片的第四表面與載板表面相結(jié)合的步驟包括:在所述載板表面形成膠合層；將所述第二芯片的第四表面固定于所述膠合層表面。
[0015]可選的，所述第一芯片的第二表面通過絕緣膠層與所述第二芯片的第三表面相結(jié)入口 ο
[0016]可選的，所述封料層為感光干膜、非感光干膜或者塑封材料膜。
[0017]可選的，還包括:在所述封料層內(nèi)形成若干分別暴露出若干第一焊盤的第一開口 ；在所述封料層內(nèi)形成若干分別暴露出若干第二焊盤的第二開口。
[0018]可選的，所述第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)包括:位于所述第一開口的側(cè)壁和底部表面、所述第二開口的側(cè)壁和底部表面以及所述封料層的部分頂部表面的電互連層，所述電互連層填充滿或不填充滿所述第一開口或第二開口。
[0019]可選的，還包括:在所述封料層和電互連層表面形成阻焊層，所述阻焊層內(nèi)具有若干第三開口，所述第三開口暴露出部分電互連層表面；在所述第三開口內(nèi)形成凸塊。
[0020]可選的，還包括:在形成所述封料層之后，去除所述載板，形成待處理襯底；對所述待處理襯底進行切割，形成若干獨立的封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括相互結(jié)合的第一芯片和第二芯片、以及包覆所述第一芯片和第二芯片的封料層。
[0021]可選的，所述第一芯片的數(shù)量為一個或多個；所述第二芯片的數(shù)量為一個或多個。
[0022]可選的，當所述第一芯片的數(shù)量為多個時，若干第一芯片位于同一層或者多層重疊，且若干第一芯片分布于一個或多個第二芯片上；當所述第一芯片或第二芯片的數(shù)量為多個時，若干第一芯片或第二芯片的功能相同或不同。
[0023]相應(yīng)的，本發(fā)明還提供一種采用上述任一項方法所形成的芯片封裝結(jié)構(gòu)，包括:
[0024]第一芯片，所述第一芯片包括相對的第一表面和第二表面，所述第一芯片的第一表面具有若干第一焊盤；
[0025]第二芯片，所述第二芯片包括相對的第三表面和第四表面，所述第二芯片的第三表面具有若干第二焊盤，且所述第二芯片的面積大于第一芯片的面積；
[0026]載板，所述第二芯片的第四表面與載板表面相結(jié)合；
[0027]所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，所述若干第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外；
[0028]位于所述載板表面的封料層，所述封料層包覆所述第一芯片和第二芯片；
[0029]位于所述封料層內(nèi)的第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)，所述第一導電結(jié)構(gòu)與第一焊盤電連接，所述第二導電結(jié)構(gòu)與第二焊盤電連接。
[0030]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0031]本發(fā)明的方法中，提供第一芯片和第二芯片，且第一芯片的面積小于第二芯片的面積。由于所述第二芯片的第三表面具有第二焊盤，所述第一芯片的第一表面具有第一焊盤；將所述第二芯片的第四表面與載板表面相結(jié)合，能夠暴露出所述第二焊盤；將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，且所述若干第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外，則所述第一焊盤和第二焊盤均能夠被暴露；因此，能夠直接在所述載板上形成同時包覆第一芯片和第二芯片的封料層。
[0032]首先，所述第二芯片的第四表面與載板表面相結(jié)合，所述第一芯片的第二表面與第二芯片的第三表面相結(jié)合，使得第一芯片和第二芯片之間的結(jié)合更穩(wěn)定，而且第一芯片和第二芯片之間的距離減小，有利于縮小封裝結(jié)構(gòu)的尺寸。
[0033]其次，由于所述封料層同時包覆第一芯片和第二芯片，因此降低了對第一芯片或第二芯片的厚度要求，所述第一芯片的厚度能夠進一步減小，有利于使第一芯片和第二芯片的總厚度減小，則所形成的封裝結(jié)構(gòu)尺寸減小；此外，所述封料層的穩(wěn)定性更佳，能夠避免因形成多層封料層而發(fā)生的分層或開裂問題。
[0034]再次，在形成封料層之后，形成與第一焊盤電連接的第一導電結(jié)構(gòu)、以及與第二焊盤電連接的第二導電結(jié)構(gòu)，由于避免了多次形成多層導電結(jié)構(gòu)的工藝步驟，使得第一導電結(jié)構(gòu)和第二導電結(jié)構(gòu)的形成工藝簡單，而且避免了多層導電結(jié)構(gòu)形成過程中的對位偏差問題；而且，由于對第一芯片和第二芯片的厚度要求減小，因此能夠通過減小第一芯片的厚度，使塑封層到第二焊盤的距離減小，從而降低了形成第二導電結(jié)構(gòu)的工藝難度，有利于降低第二導電結(jié)構(gòu)與第二焊盤之間、以及第一導電結(jié)構(gòu)與第一焊盤之間發(fā)生斷路的概率，提高了所形成的封裝結(jié)構(gòu)的良率。
[0035]進一步，所述第二芯片的第四表面通過膠合層與載板表面相結(jié)合，所述第一芯片的第二表面通過絕緣膠層與所述第二芯片的第三表面相結(jié)合；不僅有利于使第一芯片與第二芯片的結(jié)合更穩(wěn)定，還能夠使第一芯片的第二表面到第二芯片的第三表面的距離減小，則有利于使所形成的封裝結(jié)構(gòu)的尺寸縮小。
[0036]本發(fā)明的結(jié)構(gòu)中，由于所述第二芯片的第三表面具有第二焊盤，所述第一芯片的第一表面具有第一焊盤；所述第二芯片的第四表面與載板表面相結(jié)合，且所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，且所述若干第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外，則所述第一焊盤和第二焊盤均能夠被暴露；因此，所述封料層能夠直接包覆第一芯片和第二芯片。首先，所述第一芯片和第二芯片之間的結(jié)合更穩(wěn)定，而且第一芯片和第二芯片之間的距離減小，有利于縮小封裝結(jié)構(gòu)的尺寸。其次，所述封料層同時包覆第一芯片和第二芯片，降低了對第一芯片或第二芯片的厚度要求，所述第一芯片或第二芯片的厚度能夠減?。淮送?，所述封料層的穩(wěn)定性更佳，能夠避免因多層封料層而發(fā)生的分層或開裂問題。再次，所述封料層內(nèi)具有與第一焊盤電連接的第一導電結(jié)構(gòu)、以及與第二焊盤電連接的第二導電結(jié)構(gòu)，由于避免了多層導電結(jié)構(gòu)的對位偏差問題，有利于降低斷路的發(fā)生概率，提高了封裝結(jié)構(gòu)的良率。
【附圖說明】
[0037]圖1是本發(fā)明實施例的扇出晶圓級封裝結(jié)構(gòu)；
[0038]圖2是本發(fā)明實施例的一種系統(tǒng)級扇出晶圓封裝結(jié)構(gòu)；
[0039]圖3是本發(fā)明實施例的另一種系統(tǒng)級扇出晶圓封裝結(jié)構(gòu)；
[0040]圖4至圖17是本發(fā)明實施例的一種芯片封裝過程的剖面結(jié)構(gòu)示意圖；
[0041]圖18至圖19是本發(fā)明實施例的另一種芯片封裝過程的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0042]如【背景技術(shù)】所述，現(xiàn)有的扇出晶圓級封裝方法的封裝質(zhì)量、以及所形成的封裝結(jié)構(gòu)的集成度仍有待提尚。
[0043]請參考圖1，圖1是一種扇出晶圓級封裝結(jié)構(gòu)的實施例，包括:載板100 ;位于載板100表面的剝離膜和第一介質(zhì)層101 ;位于第一介質(zhì)層101內(nèi)的第一開口 ；位于第一開口內(nèi)的基板端金屬電極102 ;位于所述第一介質(zhì)層101表面的具有布線層103 ;位于布線層103、基板端金屬電極102和第一介質(zhì)層101表面的第二介質(zhì)層104，所述第二介質(zhì)層104內(nèi)具有第二開口 ；位于第二開口內(nèi)的芯片端金屬電極105 ;將芯片106的功能面倒裝于第二介質(zhì)層104上，且芯片106與所述芯片端金屬電極105電連接；位于第二介質(zhì)層104表面的塑封層107，所述塑封層107包圍所述芯片106，形成封裝結(jié)構(gòu)。
[0044]后續(xù)需要去除所述封裝結(jié)構(gòu)中的載板100，并在暴露出基板端金屬電極102的表面形成焊球，所述焊球與基板端金屬電極102電連接；對所述封裝結(jié)構(gòu)進行單片切割，形成扇出芯片封裝結(jié)構(gòu)。
[0045]在上述形成的扇出芯片封裝結(jié)構(gòu)中，所述芯片106為單一功能芯片，若需形成多功能的系統(tǒng)，則需將多個不同功能的扇出芯片封裝結(jié)構(gòu)進行集成，造成所形成的封裝器件的尺寸較大，且制造成本較高。
[0046]