一種集成電路的熔絲結構及其制造方法
【技術領域】
[0001] 本發(fā)明屬于半導體技術領域，具體涉及一種集成電路的熔絲結構及其制造方法。
【背景技術】
[0002] 集成電路（integratedcircuit, 1C)是一種微型電子器件或部件，其采用一定工 藝將一個電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在 一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功 能的微型結構。集成電路將其上的所有元件在結構上組成一個整體，從而使電子元件向著 微小型化、低功耗、智能化等方面邁進了一大步。目前，半導體工業(yè)中大多數應用的是基于 硅的集成電路。
[0003] 熔絲（fuse)是集成電路生產中所使用的一項重要技術，其通常具有一窄部，具體 包括金屬熔絲和多晶硅熔絲。作為集成電路中的關鍵結構，其通過較大的瞬間電流熔斷來 修改其屬性，從而用以修調（trim)集成電路的電阻/電容、確保電壓/電流基準源的精度以 及提高1C的整體性能。金屬熔絲和多晶硅熔絲的工作原理基本相同，其均是使用探針引接 大電流熔斷，一旦熔斷之后便不可恢復。由于熔絲結構的實現成本低，因此使用較為普遍。
[0004] 在1C制造工藝中，互連技術對產品成品率的提高起著關鍵性的作用，常用的互連 材料通常包括金屬鋁、銅等。接觸孔金屬插塞(通常為鎢金屬插塞，簡稱鎢塞）作為其中一 種關鍵的互連技術，其制造方法通常如圖1至圖3所示，具體包括：1)按照常規(guī)工藝在硅襯 底的氧化硅層1上形成接觸孔后（圖中未示出），在接觸孔和氧化硅層1的表面淀積一層鈦 (Ti)金屬層2作為接觸層，用以避免后續(xù)金屬鋁或鎢的氧化；2)在鈦金屬層2上淀積一層 氮化鈦層3 (TiN)作為擴散阻擋層和粘附層，用以有效防止鋁或鎢向硅襯底擴散并提高鎢 與氧化硅層的粘附能力；3)在氮化鈦層3上淀積鎢，最后用回刻（etchback)或鎢工藝化學 機械研磨（WCMP)除去接觸孔外部多余的鎢，從而在接觸孔內部形成鎢塞。如圖4所示，在 形成鎢塞后，繼續(xù)淀積一層金屬層4,并光刻、刻蝕金屬層4及其下方的氮化鈦層3和鈦金屬 層2,即可形成熔絲結構8。
[0005] 上述熔絲結構8通常包括硅襯底、位于硅襯底的氧化硅層1上的鈦金屬條5、覆蓋 在所述鈦金屬條5上的氮化鈦條6以及覆蓋在所述鈦金屬條6上的金屬條7。然而，該熔絲 結構8中含有氮化鈦材料，其熔點高達2950°C，即使在較大的電流下也無法完全升華而揮 發(fā)成蒸汽，因此在對該熔絲結構8進行熔斷時常常會導致無法形成徹底的斷開，從而使熔 絲結構的功能失效，造成產品的成品率和合格率降低。

【發(fā)明內容】

[0006] 本發(fā)明提供一種集成電路的熔絲結構及其制造方法，本發(fā)明所述的熔絲結構不含 有氮化鈦材料，因此其能夠有效改善熔絲的熔斷效果，避免熔絲結構的熔斷功能失效。
[0007] 本發(fā)明提供的一種集成電路的熔絲結構的制造方法，包括如下步驟：
[0008] 在硅襯底的氧化硅層上形成接觸孔；
[0009] 在所述接觸孔和所述氧化硅層表面形成鈦金屬層；
[0010] 在所述鈦金屬層表面形成氮化鈦層；
[0011] 在所述接觸孔中形成金屬插塞；
[0012] 刻蝕所述金屬插塞外部的氮化鈦層并暴露出所述氮化鈦層下方的鈦金屬層；
[0013] 在所述金屬插塞和所述暴露出的鈦金屬層表面形成金屬層；
[0014] 光刻，并分別將所述金屬層和其下方的鈦金屬層刻蝕成金屬條和鈦金屬條，形成 熔絲結構。
[0015] 本發(fā)明所述的氧化硅層可以為形成為硅襯底上的不摻雜和/或者摻雜的氧化 硅層，其可以通過本領域常規(guī)方法形成。進一步地，所述氧化硅層的厚度可以為1000~ loooo A。
[0016] 根據本發(fā)明提供的制造方法，所述在硅襯底的氧化硅層上形成接觸孔之前，還包 括：
[0017] 在硅襯底上形成柵極、源極和漏極；
[0018] 在形成有所述柵極、源極和漏極的硅襯底上形成不摻雜和/或摻雜的氧化硅層。
[0019] 進一步地，采用常規(guī)方法在硅襯底上形成柵極、源極和漏極后，可以通過在形成有 柵極、源極和漏極的硅襯底表面上淀積一層不摻雜的氧化硅層，然后在所述不摻雜的氧化 硅層上淀積一層摻雜有硼和磷的氧化硅層（BPSG)，形成所述的氧化硅層，其包括不摻雜和 摻雜的氧化硅層。
[0020] 根據本發(fā)明提供的制造方法，在所述接觸孔中形成金屬插塞，具體包括：
[0021] 在所述氮化鈦層上淀積金屬鎢；
[0022] 去除所述接觸孔外部的金屬鎢，從而在所述接觸孔中形成鎢塞。
[0023] 根據本發(fā)明提供的制造方法，所述金屬層為鋁金屬層。
[0024] 進一步地，所述鈦金屬層的厚度為100~2000 A，所述氮化鈦層的厚度為1〇〇~ 2000 A〇
[0025] 進一步地，所述金屬層的厚度為〇? 4~4um。
[0026] 本發(fā)明還提供一種集成電路的熔絲結構，包括硅襯底、鈦金屬條和金屬條，所述硅 襯底上設有氧化硅層，所述鈦金屬條設置在所述氧化硅層上，所述金屬條覆蓋在所述鈦金 屬條上。
[0027] 進一步地，所述鈦金屬條的厚度為100~2000 A，所述金屬條的厚度為〇. 4~ 4um〇
[0028] 進一步地，所述金屬條具有第一窄部，所述鈦金屬條具有第二窄部，所述第二窄部 位于所述第一窄部的正下方，并且所述第二窄部和所述第一窄部具有相同的寬度和長度。 具體地，所述第一窄部為所述金屬條上寬度相對所述金屬條減小的部分，所述第二窄部為 所述鈦金屬條上寬度相對所述鈦金屬條減小的部分。
[0029] 進一步地，所述寬度為0? 1~10um，例如0? 8~2um，所述長度為1~20um，例如 5 ~10um〇
[0030] 本發(fā)明所提供的集成電路的熔絲結構的制造方法工藝簡單、易于操作，并且所述 制造方法形成的熔絲結構中不含有氮化鈦材料，其在熔斷過程中不會形成金屬熔融體或金 屬殘留，因此能夠避免熔絲熔斷功能失效，從而較好地保障產品的成品率和合格率。
【附圖說明】
[0031] 圖1至圖4為現有技術集成電路的熔絲結構制造方法的制造流程示意圖；
[0032] 圖5至圖7為本發(fā)明一實施例的集成電路的熔絲結構制造方法的制造流程示意 圖；
[0033] 圖8為本發(fā)明一實施例的集成電路的熔絲結構的俯視結構示意圖；
[0034] 附圖標記：
[0035] 1、氧化硅層；2、鈦金屬層；3、氮化鈦層；4、金屬層；5、鈦金屬條；6、氮化鈦條；7、 金屬條；8、現有技術集成電路的熔絲結構；9、本發(fā)明集成電路的熔絲結構；10、窄部。
【具體實施方式】
[0036] 為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明的附圖和實施 例，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明 一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有 做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0037] 實施例
[0038] 本發(fā)明的集成電路的熔絲結構制造方法包括如下步驟：
[0039] 步驟1、在硅襯底的氧化硅層上形成接觸孔；
[0040] 具體地，所述氧化硅層可以為不摻雜和/或者摻雜的氧化硅層，其可以通過本領 域常規(guī)方法形成在硅襯底上，例如：可以在硅襯底上形成柵極、源極和漏極后，繼續(xù)在形成 有柵極、源極和漏極的硅襯底表面上淀積一層不摻雜的氧化硅層，用以對器件表面形成保 護，然后在所述不摻雜的氧化硅層上淀積一層摻雜有硼和磷的氧化硅層（BPSG)，用以對硅 襯底表面進行初級平坦化，從而形成具有所述氧化硅層的硅襯底，此時所述氧化硅層即為 包括不摻雜的氧化硅層和摻雜有硼和磷的氧化硅層的介質層；
[0041] 所述氧化硅層的厚度可以為常規(guī)厚