具有基于陽離子的導電氧化物元件的低電壓嵌入式存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例涉及存儲器器件的領(lǐng)域，并且具體而言，涉及具有基于陽離子的導電氧化物元件的低電壓嵌入式存儲器的領(lǐng)域。
【背景技術(shù)】
[0002]在過去的幾十年里，集成電路中的特征的縮放已經(jīng)是不斷成長的半導體工業(yè)背后的驅(qū)動力?？s放到越來越小的特征使得能夠增大半導體芯片的有效不動產(chǎn)上的功能單元的密度。例如，縮小晶體管尺寸允許芯片上包含的存儲器器件的數(shù)量增加，實現(xiàn)具有更大容量的產(chǎn)品的制造。然而，對于越來越大容量的驅(qū)動并不是沒有問題。對每個器件的性能進行最優(yōu)化的必要性變得越發(fā)顯著。
[0003]嵌入式SRAM和DRAM具有非易失性和軟錯誤率的問題，而嵌入式閃速存儲器在制造期間需要額外的掩模層或處理步驟，需要高電壓進行編程，并且具有耐用性和可靠性方面的問題。被稱為RRAM/ReRAM的基于電阻變化的非易失性存儲器通常以大于IV的電壓進行操作，通常需要高電壓OlV)形成步驟來形成纖絲(filament)，并且通常具有限制讀取性能的高電阻。對于低電壓非易失性嵌入式應(yīng)用而言，可能期望的是低于IV并且與CMOS邏輯工藝兼容的操作電壓。
[0004]因此，在非易失性器件制造和操作領(lǐng)域仍然需要顯著的改進。
【附圖說明】
[0005]圖1示出了根據(jù)本發(fā)明的實施例的基于陽離子的金屬-導電氧化物-金屬(MCOM)存儲器元件。
[0006]圖2示出了根據(jù)本發(fā)明的實施例的表示圖1的存儲器元件的狀態(tài)的變化的操作示意圖。
[0007]圖3示出了根據(jù)本發(fā)明的實施例的通過改變導電氧化物層中的陽離子空位的濃度而誘發(fā)的基于陽離子的導電氧化物層中的電阻變化的示意性表示，所述導電氧化物層使用具有分的材料作為示例。
[0008]圖4示出了根據(jù)本發(fā)明的實施例的基于陽離子的導電氧化物材料的化學計量比變化的基本現(xiàn)象。
[0009]圖5示出了根據(jù)本發(fā)明的實施例的包括基于陽離子的金屬-導電氧化物-金屬(MCOM)存儲器元件的存儲器位單元的示意圖。
[0010]圖6示出了根據(jù)本發(fā)明的實施例的電子系統(tǒng)的方框圖。
[0011]圖7示出了根據(jù)本發(fā)明的一種實施方式的計算設(shè)備。
【具體實施方式】
[0012]描述了具有基于陽離子的導電氧化物元件的低電壓嵌入式存儲器。在以下描述中，闡述了大量的具體細節(jié)，例如具體的基于陽離子的導電氧化物材料方案(regime)，以提供對本發(fā)明的實施例的深入理解。對本領(lǐng)域技術(shù)人員來說顯而易見的是，可以在沒有這些具體細節(jié)的情況下實踐本發(fā)明的實施例。在其它實例中，為了不非必要地使本發(fā)明的實施例難以理解，沒有詳細描述諸如集成電路設(shè)計布局之類的公知特征。此外，應(yīng)該理解，附圖中所示的各種實施例是說明性的表示，并且未必是按比例繪制的。
[0013]本發(fā)明的一個或多個實施例涉及用于嵌入式非易失性存儲器(e-NVM)應(yīng)用的低電壓陽離子導電氧化物隨機存取存儲器(RAM)。
[0014]更一般地，本文中描述的一個或多個實施例涉及低電壓嵌入式存儲器的結(jié)構(gòu)和使用低電壓嵌入式存儲器的方法。存儲器以基于陽離子的導電氧化物和電極堆疊體為基礎(chǔ)。這種存儲器的應(yīng)用可以包括但不限于后端存儲器、嵌入式存儲器、電阻存儲器、隨機存取存儲器、非易失性存儲器和RRAM。在一個或多個實施例中，存儲器的結(jié)構(gòu)架構(gòu)以無結(jié)布置為基礎(chǔ)，因為在存儲器堆疊體的功能元件中未使用非導電層。
[0015]具體而言，一個或多個實施例包括具有基于陽離子導電性的導電氧化物層的存儲器堆疊體的制作，其與經(jīng)由氧空位的產(chǎn)生而通過陰離子導電性來驅(qū)動編程的基于氧化物的電阻變化存儲器形成對比。通過使存儲器元件以基于陽離子的導電氧化物而非基于陰離子的導電氧化物為基礎(chǔ)，可以實現(xiàn)較快的編程操作。性能的這種提高可以至少部分地基于如下觀察:與陰離子導電氧化物相比，陽離子導電氧化物的離子導電性要高得多，例如，硅酸鋰(Li4S14，基于陽離子的氧化物)的離子導電性比氧化鋯，基于陰離子的氧化物)的離子導電性高。
[0016]更具體地，在實施例中，實施基于陽離子的金屬-導電氧化物-金屬(MCOM)結(jié)構(gòu)，以制作基于電阻變化存儲器(通常被稱為RRAM)的架構(gòu)，例如，替代基于金屬-電介質(zhì)(絕緣)氧化物-金屬(MIM)的結(jié)構(gòu)。后一類型通常用于現(xiàn)有技術(shù)的RRAM器件。例如，常規(guī)RRAM器件可以基于金屬-HfOx-金屬結(jié)構(gòu)。
[0017]為了示出本文中描述的概念，圖1示出了根據(jù)本發(fā)明的實施例的基于陽離子的金屬-導電氧化物-金屬(MCOM)存儲器元件。參考圖1，存儲器元件100包括第一電極102、基于陽離子的導電氧化物層104和第二電極106。存儲器元件100可以經(jīng)由節(jié)點108而被包括到存儲器架構(gòu)中。例如，這種器件可以放置在位線與選擇器元件之間，選擇器元件可以例如是連接到字線的1T(M0S晶體管)或2端子薄膜選擇器。在特定實施例中，如圖1中的存儲器元件100右側(cè)的附圖標記所指出的，導電氧化物層104是基于陽離子的導電氧化物層(例如，具有大約在1-10納米的范圍內(nèi)的厚度)，第一電極102由貴金屬組成，第二電極106是陽離子貯存器(在本文中也被稱為插入(intercalat1n)電極)，如下文將更詳細描述的。
[0018]圖2示出了根據(jù)本發(fā)明的實施例的表示圖1的存儲器元件的狀態(tài)的變化的操作示意圖。參考圖2，存儲器元件100可以從較高導電狀態(tài)(I)開始，并且基于陽離子的導電氧化物層104處于較高導電狀態(tài)104A。可以施加電脈沖，例如一定持續(xù)時間的正偏置(2)，以提供處于較低導電狀態(tài)(3)的存儲器元件100，并且基于陽離子的導電氧化物層104處于較低導電狀態(tài)104B?？梢栽俅问┘与娒}沖，例如一定持續(xù)時間的負偏置(4)，以提供具有較高導電狀態(tài)⑴的存儲器元件100。因此，電脈沖可以用于改變存儲器元件100的電阻。所施加的極性使得存儲器層中的活動陽離子在負偏置下被吸引到插入電極。
[0019]因此，在實施例中，存儲器元件包括夾在兩個電極之間的基于陽離子的導電氧化物層。在一些實施例中，低場中(在讀取器件時)的基于陽離子的導電氧化物層的電阻率能夠例如低至TiAlN的金屬化合物的導電膜的所發(fā)現(xiàn)的典型值。例如，在具體實施例中，這種層的電阻率在被以低場進行測量時，大約在0.1Ohm cm-1OkOhm cm的范圍內(nèi)。根據(jù)存儲器元件尺寸來調(diào)節(jié)膜的電阻率，以獲得處于與快速讀取兼容的范圍內(nèi)的最終電阻值。
[0020]作為示例，圖3示出了根據(jù)本發(fā)明的實施例的通過改變導電氧化物層中的陽離子空位(例如鋰陽離子空位)的濃度而誘發(fā)的基于陽離子的導電氧化物層中的電阻變化的示意性表不。
[0021]參考圖3，存儲器元件300被示出為沉積狀態(tài)(A)。存儲器元件包括位于底部電極302與頂部電極306之間的基于陽離子的導電氧化物層304。在具體示例中，層304是以下更詳細描述的鋰鈷氧化物層，并且鋰原子和鋰空位如(A)中所示地分布。參考圖3的(B)，在施加負偏置時，能夠使存儲器元件300導電性較高。在該狀態(tài)下，鋰原子迀移至頂部電極306，而空位保留在整個層304中。參考圖3的(C)，在向電極的其中之一施加正偏置時，能夠使存儲器元件導電性較低。在該狀態(tài)下，鋰原子更均勻地分布在整個層304中。因此，在實施例中，基于陽離子的導電氧化物層的有效成分(例如，鋰原子(或陽離子)相對于空位的位置)被修