具有低電壓讀取路徑及高電壓擦除/寫入路徑的eeprom存儲器單元的制作方法
【專利說明】具有低電壓讀取路徑及高電壓擦除/寫入路徑的EEPROM存 儲器單元
[0001] 相關(guān)申請案的奪叉參考
[0002] 本申請案主張2013年3月15日申請的第61/794, 758號美國臨時申請案的權(quán)益， 所述美國臨時申請案的全文并入本文中。
技術(shù)領(lǐng)域
[0003] 本發(fā)明涉及基于半導(dǎo)體的存儲器單元，例如EEPROM存儲器單元。
【背景技術(shù)】
[0004] 圖1說明現(xiàn)有技術(shù)的電可擦除可編程只讀存儲器單元，如李正煥（Junghwan Lee)等人的"具有間隔物選擇晶體管的新EEPROM單元的制造及表征（Fabricationand CharacterizationofaNewEEPROMCellWithSpacerSelectTransistor)'，，《電氣與 電子工程師協(xié)會電子裝置快報（IEEEElectronDeviceLetters)》，第26卷，第8期，2005 年8月中所說明及所描述，所述論文的全文以引用方式并入。
[0005] 如李正煥等人的論文中所描述，單元在浮動?xùn)艠O的兩個側(cè)壁上具有間隔物選 擇柵極（圖1中標記為"控制柵極"），其有助于導(dǎo)致非常小的單元大小以及接觸形成期 間的拓撲的釋放。單元大小為具有0.18ym邏輯工藝的0.95ym2。通過福勒-諾德漢 (Fowler-Nordheim)穿隧來對單元進行擦除及編程。編程在16V處需要3ms，同時擦除在 14V處需要2ms。表1中展示選定單元及未選定單元的操作電壓。
[0006] 表1:如圖1中所展示般配置的選定單元及未選定單元兩者在編程（寫入）、擦除 及讀取期間的偏置條件。
[0007]
[0009] 如由表1所說明，此已知單元的結(jié)以相對較高電壓（12V到16V)操作。這意味著： 控制柵極間隔物（控制柵極）下方的結(jié)相對較大且較深，且柵極間隔物（控制柵極）下方 的柵極氧化物相對較厚，尤其比浮動?xùn)艠O下方的穿隧氧化物厚得多?？刂茤艠O氧化物的此 相對較大厚度抵抗讀取電流的流動，使得單元到頁面中的尺寸必須保持相對較大。因此，此 存儲器單元的大小不易于縮小到更小幾何形狀，同時仍提供足夠讀取電流。

【發(fā)明內(nèi)容】

[0010] -個實施例提供一種電可擦除可編程只讀存儲器（EEPR0M)單元，其可包含：襯 底，其包含至少一個作用區(qū)域；浮動?xùn)艠O，其鄰近于所述襯底；寫入/擦除柵極，其界定用于 執(zhí)行所述單元的高電壓寫入及擦除操作的寫入/擦除路徑；及讀取柵極，其界定用于執(zhí)行 所述單元的低電壓讀取操作的讀取路徑，其中所述讀取路徑不同于所述寫入/擦除路徑。
[0011] 在進一步實施例中，所述寫入/擦除柵極形成在所述浮動?xùn)艠O上，且所述讀取柵 極橫向地形成在所述浮動?xùn)艠O及所述寫入/擦除柵極鄰近處。
[0012] 在進一步實施例中，所述EEPR0M單元包含介于所述浮動?xùn)艠O與所述襯底之間的 浮動?xùn)艠O氧化物及介于所述讀取柵極與所述襯底之間的讀取柵極氧化物，其中所述讀取柵 極氧化物比所述浮動?xùn)艠O氧化物薄。
[0013] 在進一步實施例中，由所述寫入/擦除柵極界定的所述寫入/擦除路徑經(jīng)配置以 用于高電壓寫入及擦除操作，且由所述讀取柵極界定的所述讀取路徑經(jīng)配置以用于低電壓 讀取操作。
[0014] 在進一步實施例中，所述讀取柵極橫向地形成在所述浮動?xùn)艠O鄰近處，且所述襯 底的作用區(qū)域與所述讀取柵極自對準。
[0015] 在進一步實施例中，所述讀取柵極包含形成在所述浮動?xùn)艠O的相對側(cè)上的第一部 分及第二部分，使得所述浮動?xùn)艠O布置在所述讀取柵極的所述第一部分與所述第二部分之 間。
[0016] 在進一步實施例中，所述EEPR0M單元包含可獨立尋址的第一讀取柵極及第二讀 取柵極。
[0017] 在進一步實施例中，所述第一讀取柵極形成在所述浮動?xùn)艠O的第一橫向側(cè)鄰近 處，且所述第二讀取柵極形成在所述浮動?xùn)艠O的第二橫向側(cè)鄰近處。
[0018] 另一實施例提供一種操作電可擦除可編程只讀存儲器（EEPR0M)單元的方法，所 述EEPR0M單元具有：襯底，其包含至少一個摻雜阱；浮動?xùn)艠O，其形成在所述襯底上；低電 壓讀取路徑，其由讀取柵極界定；及單獨高電壓寫入/擦除路徑，其由不同于所述至少一個 讀取柵極的寫入/擦除柵極界定。所述方法可包含：執(zhí)行寫入操作以通過在所述寫入/擦 除柵極與所述至少一個摻雜阱之間產(chǎn)生高電壓差動而給所述浮動?xùn)艠O充電；及執(zhí)行讀取操 作以通過在所述讀取柵極與所述至少一個摻雜阱之間產(chǎn)生低電壓差動而讀取所述浮動?xùn)?極上的電荷。所述方法還可包含：執(zhí)行擦除操作以通過在所述至少一個摻雜阱與所述寫入 /擦除柵極之間產(chǎn)生高電壓差動而使所述浮動?xùn)艠O放電。
[0019] 在所述方法的進一步實施例中，所述EEPR0M單元為包括至少一個p講的n-溝道 單元，且所述方法包含：執(zhí)行所述讀取操作以通過將低讀取電壓偏置施加到所述寫入/擦 除柵極且使所述至少一個P阱接地而讀取所述浮動?xùn)艠O上的電荷；執(zhí)行所述寫入操作以通 過將高寫入電壓偏置施加到所述寫入/擦除柵極且使所述至少一個P阱接地而給所述浮動 柵極充電；及執(zhí)行擦除操作以通過將高擦除電壓偏置施加到所述至少一個P阱且使所述寫 入/擦除柵極接地而使所述浮動?xùn)艠O放電，其中所述高擦除電壓偏置可為與所述高寫入電 壓偏置相同或不同的電壓。
[0020] 在所述方法的進一步實施例中，所述EEPR0M單元為包括至少一個n講的p-溝道 單元，且所述方法包含：執(zhí)行所述讀取操作以通過將低讀取電壓偏置施加到所述至少一個 n阱且使所述寫入/擦除柵極接地而讀取所述浮動?xùn)艠O上的電荷；執(zhí)行所述寫入操作以通 過將高寫入電壓偏置施加到所述至少一個n阱且使所述寫入/擦除柵極接地而給所述浮動 柵極充電；及執(zhí)行擦除操作以通過將高擦除電壓偏置施加到所述寫入/擦除柵極且使所述 至少一個n阱接地而使所述浮動?xùn)艠O放電，其中所述高擦除電壓偏置可為與所述高寫入電 壓偏置相同或不同的電壓。
[0021] 在所述方法的進一步實施例中，所述EEPR0M單元包含第一讀取柵極及第二讀取 柵極，且其中所述方法包括：使所述第一讀取柵極及所述第二讀取柵極獨立地偏置。在進一 步實施例中，所述第一讀取柵極及所述第二讀取柵極包括位于所述浮動?xùn)艠O的相對橫向側(cè) 上的多晶硅間隔物。
[0022] 另一實施例提供一種存儲器單元陣列，其包含布置于陣列中的多個電可擦除可編 程只讀存儲器（EEPR0M)單元，每一EEPR0M單元包括：襯底，其包含至少一個作用區(qū)域；浮 動?xùn)艠O，其鄰近于所述襯底；寫入/擦除柵極，其界定用于執(zhí)行所述單元的寫入及擦除操作 的寫入/擦除路徑；及讀取柵極，其界定用于執(zhí)行所述單元的讀取操作的讀取路徑，其中所 述讀取路徑不同于所述寫入/擦除路徑。
【附圖說明】
[0023] 下文參考圖式論述實例性實施例，其中：
[0024] 圖1展示現(xiàn)有技術(shù)的EEPR0M單元設(shè)計；
[0025] 圖2說明根據(jù)一個實施例的實例性EEPR0M單元；
[0026] 圖3展示根據(jù)一個實施例的用于編程n-溝道EEPR0M單元的實例性偏置條件；
[0027] 圖4展示根據(jù)一個實施例的用于擦除n-溝道EEPR