鰭式半導(dǎo)體器件的制作方法
【專利說明】鰭式半導(dǎo)體器件
[0001]相關(guān)串請的交叉引用
[0002]本申請要求共同擁有的于2013年3月15日提交的美國非臨時專利申請N0.13/834，594的優(yōu)先權(quán)，該非臨時專利申請的內(nèi)容通過援引全部明確納入于此。
[0003]領(lǐng)域
[0004]本公開一般涉及鰭式(fin-type)半導(dǎo)體器件。
_5] 相關(guān)技術(shù)描述
[0006]技術(shù)進(jìn)步已產(chǎn)生越來越小且越來越強大的計算設(shè)備。例如，當(dāng)前存在各種各樣的便攜式個人計算設(shè)備，包括較小、輕量且易于由用戶攜帶的無線計算設(shè)備，諸如便攜式無線電話、個人數(shù)字助理(PDA)以及尋呼設(shè)備。更具體地，便攜式無線電話(諸如蜂窩電話和網(wǎng)際協(xié)議(IP)電話)可通過無線網(wǎng)絡(luò)傳達(dá)語音和數(shù)據(jù)分組。此外，許多此類無線電話包括被納入于其中的其他類型的設(shè)備。例如，無線電話還可包括數(shù)碼相機、數(shù)碼攝像機、數(shù)字記錄器以及音頻文件播放器。同樣，此類無線電話可處理可執(zhí)行指令，包括可被用于訪問因特網(wǎng)的軟件應(yīng)用，諸如web瀏覽器應(yīng)用。如此，這些無線電話可包括相當(dāng)強的計算能力。
[0007]電子設(shè)備(例如，無線電話或計算設(shè)備)可包括鰭式半導(dǎo)體器件作為組件。鰭式半導(dǎo)體器件是包括多個柵極且具有形成到半導(dǎo)體器件中的窄突出“鰭”的半導(dǎo)體器件。鰭式半導(dǎo)體器件的示例是鰭式場效應(yīng)晶體管(FinFET)。FinFET的鰭可以是使得能形成導(dǎo)電溝道的鰭形半導(dǎo)體結(jié)構(gòu)。
[0008]數(shù)字邏輯電路(例如，靜態(tài)隨機存取存儲器單元)可使用至少一個FinFET來構(gòu)造。為了提高數(shù)字邏輯電路的驅(qū)動電流，可向該數(shù)字邏輯電路添加附加FinFET。然而，在現(xiàn)有FinFET制造過程中，特定尺寸的FinFET具有相同的鰭高度。通過FinFET的驅(qū)動電流的量由鰭高度決定。由此，使用相同尺寸的FinFET的驅(qū)動電流比值被數(shù)字化(例如，整數(shù)比值)。數(shù)字化的電流比值可減少結(jié)果所得的數(shù)字邏輯電路的設(shè)計選項(相比于具有非整數(shù)比值的設(shè)計)。
[0009]此外，在制造過程期間，F(xiàn)inFET的鰭高度可受氧化層高度變動的影響。由此，兩個FinFET可能具有不同的鰭高度且鰭高度差異可能不是可控的。
[0010]
[0011]具有相同尺寸且具有不可控鰭高度的鰭式場效應(yīng)晶體管(FinFET)具有數(shù)字化的電流比值。數(shù)字化的電流比值可減少結(jié)果所得的數(shù)字邏輯電路的設(shè)計選項(相比于具有非整數(shù)比值的設(shè)計)。本文描述的系統(tǒng)和方法可有利地使得能在制造過程期間控制FinFET的鰭高度。由此，具有可控鰭高度的FinFET可具有非整數(shù)電流比值。
[0012]例如，半導(dǎo)體器件可包括第一鰭和第二鰭。第一鰭可包括第一區(qū)域和第二區(qū)域。第一區(qū)域可具有比第二區(qū)域高的摻雜濃度。第二鰭可包括第三區(qū)域和第四區(qū)域。第三區(qū)域可具有比第四區(qū)域高的摻雜濃度。第一區(qū)域可位于第一鰭內(nèi)的第一特定深度處，而第三區(qū)域可位于第二鰭內(nèi)的第二特定深度處。第一特定深度可不同于第二特定深度。
[0013]第一鰭可具有由從第一鰭的頂部到第一區(qū)域的有效深度的距離界定的第一有效鰭高度。第二鰭可具有由從第二鰭的頂部到第三區(qū)域的有效深度的距離界定的第二有效鰭高度。第一有效鰭高度可不同于第二有效鰭高度。第一有效鰭高度和第二有效鰭高度可在半導(dǎo)體器件的制造過程期間被控制。
[0014]在制造期間，第一離子注入物可使用第一注入能量水平被注入到基板中的第一特定深度。在注入第一離子注入物之后，可形成第一區(qū)域以包括至少一種第一離子注入物(例如，經(jīng)由光刻和蝕刻)。第二離子注入物可使用第二注入能量水平被注入到基板中的第二特定深度?？尚纬傻谌齾^(qū)域以包括至少一種第二離子注入物。第一特定深度與第二特定深度之間的深度差異可對應(yīng)于第一有效鰭高度與第二有效鰭高度之間的差異。深度差異可通過第一注入能量水平與第二注入能量水平之間的注入能量水平差異來控制。在另一特定實施例中，第一離子注入物使用第一注入劑量被注入，而第二離子注入物使用第二注入劑量被注入。在另一特定實施例中，第一離子注入物使用第一摻雜濃度被注入，而第二離子注入物使用第二摻雜濃度被注入。
[0015]在特定實施例中，第一有效鰭高度與第二有效鰭高度之間的差異通過墊氧化層的兩個區(qū)域之間的高度差異來控制。在半導(dǎo)體器件的制造期間，可在基板上形成墊氧化層。墊氧化層可包括第一氧化區(qū)域和第二氧化區(qū)域。可從第一氧化區(qū)域移除(例如，蝕刻)特定量的氧化物，從而第二氧化區(qū)域高于第一氧化區(qū)域。第一離子注入物可通過第一氧化區(qū)域被注入到基板中。第二離子注入物可通過第二氧化區(qū)域被注入到基板中。
[0016]在使用相同的注入能量水平來注入第一離子注入物和第二離子注入物時，第一氧化區(qū)域與第二氧化區(qū)域之間的高度差異可使得第一離子注入物被注入到第一特定深度，而第二離子注入物被注入到第二特定深度。在另一特定實施例中，代替蝕刻掉第一氧化區(qū)域的氧化物，在第二氧化區(qū)域形成附加氧化物，以使得第二氧化區(qū)域高于第一氧化區(qū)域。
[0017]在另一特定實施例中，在形成第一鰭的外形之后，將至少一種第一離子注入物注入到基板中(例如，經(jīng)由橫向摻雜)以形成第一區(qū)域。在形成第二鰭的外形之后，將至少一種第二離子注入物注入到基板中(例如，經(jīng)由橫向摻雜)以形成第二區(qū)域?？蓪⒏郊与x子注入物注入到第一區(qū)域和/或第三區(qū)域中以調(diào)整第一有效鰭高度與第二有效鰭高度之間的差異。
[0018]在特定實施例中，第一有效鰭高度與第二有效鰭高度之間的差異通過控制第一鰭的高摻雜層與第二鰭的高摻雜層之間的高度差異來控制。在制造期間，可在基板上形成墊氧化層?？梢瞥?例如，蝕刻)墊氧化層的區(qū)域，從而暴露各區(qū)劃以供鰭形成。可在一個所暴露區(qū)劃中經(jīng)由外延生長來形成具有第一高度的第一高摻雜層?？稍诘谝桓邠诫s層之上經(jīng)由外延生長來形成第一低摻雜層，以形成第一特定鰭。第一高摻雜層可對應(yīng)于第一鰭的第一區(qū)域，而第一低摻雜層可對應(yīng)于第一鰭的第二區(qū)域。
[0019]可在另一個所暴露區(qū)劃中經(jīng)由外延生長來形成具有第二高度的第二高摻雜層?？稍诘诙邠诫s層之上經(jīng)由外延生長來形成第二低摻雜層，以形成第二特定鰭。第二高摻雜層可對應(yīng)于第二鰭的第三區(qū)域，而第二低摻雜層可對應(yīng)于第二鰭的第四區(qū)域。第一高度與第二高度之間的差異可對應(yīng)于第一有效鰭高度與第二有效鰭高度之間的差異。
[0020]在一特定實施例中，使用FinFET來形成互補金屬氧化物半導(dǎo)體(CMOS)器件?？墒褂靡粋€或多個N型FinFET來形成N溝道金屬氧化物半導(dǎo)體(nMOS)晶體管?？墒褂靡粋€或多個P型FinFET來形成P溝道MOS (pMOS)晶體管。在制造期間，可分開地將P型離子注入物和N型離子注入物注入到基板中。P型和N型離子注入物可被注入到相同深度或不同深度。基板中包含P型和N型離子注入物的區(qū)域可被修整(例如，經(jīng)由光刻和蝕刻)以控制有效鰭高度。可在經(jīng)修整的基板上形成具有比P型離子注入物和N型離子注入物低的摻雜濃度的外延層?？?例如，經(jīng)由光刻、蝕刻和膜沉積)形成一個或多個N型FinFET以及一個或多個P型FinFET。這一個或多個N型FinFET可包括外延層的一部分和至少一種P型離子注入物。這一個或多個P型FinFET可包括外延層的另一部分和至少一種N型離子注入物。
[0021 ] 在特定實施例中，一種裝置包括基板和從基板延伸出的鰭式半導(dǎo)體器件。該鰭式半導(dǎo)體器件包括鰭，該鰭包括具有第一摻雜濃度的第一區(qū)域和具有第二摻雜濃度的第二區(qū)域。第一摻雜濃度大于第二摻雜濃度。該鰭式半導(dǎo)體器件還包括氧化層。在該鰭式半導(dǎo)體器件的源極和漏極形成之前，該氧化層的摻雜濃度小于第一摻雜濃度。
[0022]在特定實施例中，一種方法包括形成從基板延伸出的鰭。該鰭包括具有第一摻雜濃度的第一區(qū)域和具有第二摻雜濃度的第二區(qū)域。第一摻雜濃度大于第二摻雜濃度。該方法還包括在基板上形成氧化層。在包括鰭的鰭式半導(dǎo)體器件的源極和漏極形成之前，氧化層的摻雜濃度小于第一摻雜濃度。
[0023]由至少一個所公開的實施例提供的一個特定優(yōu)點在于在制造期間控制FinFET的有效鰭高度的能力。本公開的其他方面、優(yōu)點和特征將在閱讀了整個申請后變得明了，整個申請包括下述章節(jié):附圖簡述、詳細(xì)描述以及權(quán)利要求。
[0024]附圖簡沐
[0025]圖1是包括帶有具有不同有效鰭高度的鰭的鰭式場效應(yīng)晶體管(FinFET)的鰭式半導(dǎo)體器件的特定實施例的示圖；
[0026]圖2是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的過程的一部分的特定實施例的示圖；
[0027]圖3是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的過程的一部分的另一特定實施例的示圖；
[0028]圖4是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的過程的一部分的另一特定實施例的示圖；
[0029]圖5是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的過程的特定實施例的示圖；
[0030]圖6是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的過程的另一特定實施例的示圖；
[0031]圖7是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的過程的另一特定實施例的示圖；
[0032]圖8是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的互補金屬氧化物半導(dǎo)體(CMOS)器件的過程的特定實施例的示圖；
[0033]圖9是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的CMOS器件的過程的另一特定實施例的示圖；
[0034]圖10是解說制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的方法的特定實施例的流程圖；
[0035]圖11是解說制造包括帶有具有不同有效鰭高度的鰭的FinFET的鰭式半導(dǎo)體器件的方法的另一特定實施例的流程圖；
[0036]圖12是包括帶有具有不同有效鰭高度的鰭的FinFET的通信設(shè)備的特定實施例的示圖；以及
[0037]圖13是解說用于制造包括帶有具有不同有效鰭高度的鰭的FinFET的電子設(shè)備的過程的特定解說性實施例的數(shù)據(jù)流圖。
[0038]詳細(xì)描沐
[0039]圖1解說了包括帶有具有不同有效鰭高度的鰭的鰭式場效應(yīng)晶體管(FinFET)的鰭式半導(dǎo)體器件100的特定實施例。鰭式半導(dǎo)體器件100具有基板102?；?02可以是帶有阱(未示出)的硅基板。鰭式半導(dǎo)體器件100可具有從基板102延伸出的第一 FinFET104和第二FinFET 106。鰭式半導(dǎo)體器件100還可包括圍繞第一 FinFET 104和第二 FinFET106的淺溝槽隔離(STI)氧化層108。鰭式半導(dǎo)體器件100可進(jìn)一步包括源極(未示出)和漏極(未示出)。
[0040]第一 FinFET 104可包括第一鰭110和第一柵極112。第一鰭110可包括第一區(qū)域114和第二區(qū)域116，第一區(qū)域114具有第一有效深度(如134處指示的)。第二區(qū)域116可包括第一鰭110的除了第一區(qū)域114以外的區(qū)域(例如，第一鰭110的其余區(qū)域)。第一區(qū)域114可具有第一摻雜濃度，而第二區(qū)域116可具有第二摻雜濃度。第一摻雜濃度可高于第二摻雜濃度。第一柵極電介質(zhì)層118可布置在第一鰭110與第一柵極112之間。第二FinFET 106可包括第二鰭120和第二柵極122。第二鰭120可包括第三區(qū)域124和第四區(qū)域126，第三區(qū)域124具有第二有效深度(如136處指示的)。第四區(qū)域126可包括第二鰭120的除了第三區(qū)域124以外的區(qū)域(例如，第二鰭120的其余區(qū)域)。第三區(qū)域124可具有比第四區(qū)域126高的摻雜濃度。第二柵極電介質(zhì)層128可布置在第二鰭120與第二柵極122之間。第一柵極電介質(zhì)層118和第二柵極電介質(zhì)層128可不同于STI氧化層108 (例如，高k電介質(zhì)柵極膜等)。STI氧化層108可與第一鰭110和/或第二鰭120物理接觸以屏蔽第一