專利名稱：采用分布式低電壓鉗位器件的通路共用的高電壓esd保護(hù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有ESD保護(hù)的集成電路。
技術(shù)背景在集成電路(IC)的應(yīng)用中，在一個(gè)設(shè)計(jì)中典型地使用不同的 電源域。例如液晶顯示(LCD)驅(qū)動(dòng)器、用于汽車應(yīng)用的IC、電源管 理IC等等。經(jīng)常在CM0S (互補(bǔ)金屬氧化物半導(dǎo)體)技術(shù)中實(shí)現(xiàn)這些IC。這 些IC中的晶體管在不同的電壓域中操作，從而必須具有不同的摻雜 濃度和不同的柵極厚度。在一個(gè)特定的電壓域中，電壓越高，最小晶 體管尺寸必須越大。為了保證晶體管不被電流峰值或電壓峰值損壞，這種CMOS IC必 須防止靜電放電(ESD)。各個(gè)晶體管的設(shè)計(jì)必須滿足已知的ESD要求。關(guān)于所用的ESD 鉗位器件，可以概括要求如下-每個(gè)電源域需要一個(gè)ESD保護(hù)。這意味著在兩個(gè)電源軌(power rail)之間必須實(shí)現(xiàn)ESD通路，這在正ESD應(yīng)力和負(fù)ESD應(yīng)力情況下 是優(yōu)選的。通常使用電源域中的一個(gè)作為基準(zhǔn)，以及在基準(zhǔn)電源域和 每個(gè)電源域之間構(gòu)建ESD通路，從而提供整體ESD思想。通常，在 CM0SIC中，由于接地電源軌在芯片的各處都使用，所以把接地電源 軌(與襯底連接)作為基準(zhǔn)。-進(jìn)一步地，需要足夠數(shù)量的鉗位器件來保證電源布線 (routing)上的電壓降不會(huì)太大以免給IC中的其它某處帶來損壞。-每個(gè)鉗位器件必須足夠大用以傳輸ESD電流。-由于在不同電壓域中采用不同鉗位器件，因此設(shè)計(jì)變得困難 而且對(duì)所有類型的現(xiàn)有鉗位器件是不可行的。在ESD思想中，除了電源軌之間的ESD通路，還必須提供從每 個(gè)IC插腳(外部端子)到適當(dāng)電源軌的ESD通路。這里所描述的本 發(fā)明不影響ESD思想中用于插腳到軌道保護(hù)的部分，因此不進(jìn)一步討 論這個(gè)部分。這些要求產(chǎn)生以下兩個(gè)問題。(1)芯片的一大部分面積被用于 ESD保護(hù)器件。(2) IC的電源布線和平面布局必須考慮ESD鉗位器 件的最佳布局和連接。除了傳統(tǒng)的設(shè)計(jì)規(guī)則，后者是必須遵守的附加 要求。通常使用電源域中的一個(gè)作為基準(zhǔn)。通常如上所述，地線(襯 底)被用于這個(gè)目的。圖1描述了這個(gè)"經(jīng)典的"ESD思想，其中給 出了具有不同電壓值的五個(gè)不同電源軌(V,到V5)。采用鉗位器件 Cl到C4用以把每個(gè)電源軌鉗位到襯底電源電壓V,。另外，為了保 證從較低電源軌到較高電源軌存在短的ESD應(yīng)力通路，可以采用二極 管。這個(gè)描述只是一個(gè)典型的實(shí)例。應(yīng)該理解實(shí)際的實(shí)現(xiàn)依賴特定的 技術(shù)和所用電壓的范圍。在上下文中提到了用于較高電壓域的鉗位器件(例如，圖1中 的鉗位器件Cl)使用高電壓器件，該高電壓器件要求較大的面積。 另外，在設(shè)計(jì)布局中，每個(gè)鉗位器件和/或二極管需要被放置幾次。發(fā)明內(nèi)容本發(fā)明的目的是提供一種集成電路，其中一方面，與傳統(tǒng)的ESD 保護(hù)解決辦法相比，減少了 ESD電路所需的芯片面積，以及另一方面， 滿足了 ESD保護(hù)要求(標(biāo)準(zhǔn))。本發(fā)明的目的是提供改良的和更靈活的ESD保護(hù)方案。根據(jù)權(quán)利要求1的集成電路(IC)實(shí)現(xiàn)了這些方面及其它目的。 在獨(dú)立的權(quán)利要求中給出了進(jìn)一步有利的實(shí)現(xiàn)。根據(jù)本發(fā)明，給具有幾個(gè)不同電壓軌的集成電路提供了新穎而 且有創(chuàng)造性的片上ESD保護(hù)電路。片上ESD保護(hù)電路至少包括一組 ESD鉗位器件。如果集成電路中有具有不同電源電壓值的n個(gè)不同電 壓軌，則這組ESD鉗位器件就包括n-1個(gè)ESD鉗位器件。該n-1個(gè)ESD鉗位器件被布置為梯狀結(jié)構(gòu)，其中所述n-1個(gè)ESD鉗位器件中的 一個(gè)被插入所述n個(gè)電源軌中的每一個(gè)和具有其次較低電壓的各個(gè) 電源軌之間。由于ESD鉗位器件的梯狀結(jié)構(gòu)，在所述n個(gè)電源軌中的 每一個(gè)和具有其次較低電壓的電源軌之間提供了直接的ESD電流通路。這個(gè)通路不通過ESD基準(zhǔn)線，因此較短。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，具有多組ESD鉗位器件并且ESD鉗 位器件被分布在所述的集成電路上。在有利的實(shí)現(xiàn)中，在ESD的情況下確立了軌道間電流通路。這 些軌道間電流通路從所述n個(gè)電源軌中的任何一個(gè)或者直接流到具 有其次較低電壓的各個(gè)電源軌或者流到具有其次較高電壓的各個(gè)電 源軌。連同詳細(xì)的描述，提出了進(jìn)一步有利的實(shí)施例。


為了更全面的描述本發(fā)明和為了描述本發(fā)明的進(jìn)一步目的和優(yōu)點(diǎn)，結(jié)合附圖參考以下描述，其中圖1是利用ESD基準(zhǔn)電源域的傳統(tǒng)ESD保護(hù)方案的示意圖；圖2A是根據(jù)本發(fā)明的第一實(shí)施例的有創(chuàng)造性的軌道間ESD鉗位器件的梯狀布置的示意布局示圖；圖2B是圖2A的發(fā)明梯狀布置的不同示圖。圖3是根據(jù)本發(fā)明的第二實(shí)施例的具有幾組軌道間ESD鉗位器件的發(fā)明的分布式梯狀布置的示意圖；圖4是根據(jù)本發(fā)明的第三實(shí)施例的發(fā)明的軌道間ESD鉗位器件的梯狀布置的示意布局示圖。
具體實(shí)施方式
靜電放電(ESD)是處于不同的靜電電位的兩個(gè)物體間的靜電電 荷的一次性、快速、大電流轉(zhuǎn)移。如果這個(gè)大電流轉(zhuǎn)移超過了制造工 藝的最大額定值，它將損壞IC中的元件。另外，如果大電流產(chǎn)生的 電壓降超過制造工藝的最大額定值，它也將損壞IC中的元件。因此典型地給集成電路提供具有幾個(gè)ESD鉗位器件的片上ESD 保護(hù)電路。結(jié)合圖2A描述本發(fā)明的第一實(shí)施例。該圖示出集成電路10的 片上ESD保護(hù)電路的示意圖。集成電路10包括n=5個(gè)不同的電壓軌。 在集成電路10的正常操作過程中，如圖所述，確立/提供電壓V,到 V5。為了當(dāng)前描述的目的，假設(shè)V^V2〈V^V,V5?！?個(gè)不同的電壓軌 定義了 n個(gè)不同的電源域。本發(fā)明的片上ESD保護(hù)電路的特征在于幾個(gè)軌道間的鉗位器件 Cl到C5的所謂的梯狀布置。如圖2A所述，集成電路10包括至少一 組ESD鉗位器件Cl到C4。每組包括n-1個(gè)ESD鉗位器件。也就是在 本實(shí)施例中，僅需要四個(gè)ESD鉗位器件C1到C4。顯然使用表達(dá)"梯狀布置"是用來在示意圖中描述鉗位器件的 布置(比較圖2A)。在實(shí)際實(shí)施例中，由于電源軌一般不是平行地 伸展而且由于整體的布局經(jīng)常是折疊的，因此集成電路內(nèi)的單個(gè)鉗位 器件的布置可能不是梯狀布置。圖2B中示意描述了本發(fā)明的更實(shí)際 的例子。為了表示在示意布局(比較圖2A)中電壓軌用作梯子的水平延 展而ESD鉗位器件C1到C4用作梯子的垂直桿或柱，使用了短語"梯 狀布置"。梯狀結(jié)構(gòu)的特征在于n-l個(gè)ESD鉗位器件中的一個(gè)被插入n個(gè) 電源軌中的每個(gè)之間。在本實(shí)施例中，ESD鉗位器件Cl被插入電源 軌V1和V2之間；ESD鉗位器件C2被插入電源軌V2和V3之間；ESD 鉗位器件C3被插入電源軌V3和V4之間；ESD鉗位器件C4被插入 電源軌V4和V5之間。因此，由于各個(gè)ESD鉗位器件使兩個(gè)相鄰的軌 道連接，所以它們也被稱為軌道間鉗位器件。在本文中，術(shù)語相鄰被 用來說明電壓/電勢相鄰而不必是位置相鄰。根據(jù)本發(fā)明，軌道間鉗位器件Cl到C4定義了 n個(gè)電壓軌中的 任何一個(gè)和具有其次較低電壓的電壓軌之間的ESD電流通路。因此，該保護(hù)方案還被稱為軌對(duì)軌保護(hù)方案。ESD鉗位器件被設(shè)計(jì)來使得它們不影響集成電路10或20的正常操作。也就是說，在正常的電源操作的情況下，每個(gè)ESD鉗位器件是截止的(不傳導(dǎo)電流)。然而，在ESD的情況下，ESD鉗位器件被觸 發(fā)并且確立ESD電路通路。請(qǐng)注意在傳統(tǒng)的ESD電路中，諸如圖l所描述的電路，至少高 電壓ESD鉗位器件需要用來保護(hù)高電壓軌。根據(jù)本發(fā)明，由于軌道間 鉗位器件只是處理相鄰電源軌的相對(duì)電壓差，所以不再需要高電壓 ESD鉗位器件。(ESD鉗位器件必須保持相對(duì)于襯底的高電壓差，但 是不經(jīng)過器件端子)。通過實(shí)例的方式，現(xiàn)在說明相對(duì)于現(xiàn)有技術(shù)解 決辦法的區(qū)別。如果假設(shè)下面的電壓V廣0V、 V2=5V、 V3=8V、 V4=15V和V5=20V，那么圖1中的鉗位器件必須能夠承受以下電壓CI: 20V; C2: 15V; C3: 8V; C4: 5V。圖2A中的鉗位器件只須能夠承受以下電壓CI: 5V; C2: 3V; C3: 7V; C4: 5V 。首先，需要較小的鉗位器件以及較少類型的鉗位器 件。其次，每個(gè)鉗位器件上的電壓僅僅被相鄰軌道的相對(duì)電壓差定義。這意味著電壓更低。因此，不再需要高電壓鉗位器件。提出重要的另一方面。在圖1的實(shí)現(xiàn)過程中，需要四種不同類型的鉗位器件(一個(gè)20V、 一個(gè)15V、 一個(gè)8V和一個(gè)5V)，而在圖 2A的實(shí)施例的情況下，只需三種不同類型的鉗位器件(一個(gè)3V、兩 個(gè)5V、 一個(gè)7V)。因此，根據(jù)本發(fā)明的ESD保護(hù)電路是更簡單、更容易理解且更 靈活的。如果相鄰軌道之間的相對(duì)電壓梯度相等(例如，V產(chǎn)0V、V^2V、 V3=4V、 V^6V和Vs-8V)，則只需要一種類型的鉗位器件(即只需2V 的鉗位器件)。圖3中描述了進(jìn)一步的實(shí)施例。該圖示出集成電路20的片上ESD 保護(hù)電路的示意圖。集成電路20包括n-4個(gè)不同的電壓軌。在集成 電路10的操作過程中，如圖所述，確立/提供電壓Vi到V4。為了當(dāng) 前描述的目的，假設(shè)V卜V^V^V4。 r^4個(gè)不同的電壓軌定義了 n二4個(gè) 不同的電源域。ESD保護(hù)電路包括m-3個(gè)組21、 22、 23。組21和組 22每個(gè)都包括三個(gè)ESD鉗位器件Cl到C3。組23只包括鉗位器件Cl 和C2。還在圖3中，ESD鉗位器件被布置為梯狀結(jié)構(gòu)，其中n-l個(gè)ESD鉗位器件中的每一個(gè)被插入n二3個(gè)電源軌中的每兩個(gè)之間。因此，ESD電流通路被定義在所述n:3個(gè)電源軌中的每一個(gè)和具有其次較低電壓的電源軌之間。圖3還被稱為具有水平分布的ESD鉗位器件的梯狀布置。 關(guān)于圖2A和2B所述的所有其它方面也應(yīng)用在圖3的實(shí)施例的情況中。圖4中描述了進(jìn)一步的實(shí)施例。該圖示出集成電路30的片上ESD 保護(hù)電路的示意圖。集成電路30包括11=5個(gè)不同的電壓軌。在集成 電路10的操作過程中，如圖所述，確立/提供電壓V,到V5。為了當(dāng) 前描述的目的，假設(shè)V^OV、 V2=5V、 V3=10V、 V4=15V和V5=25V。注意 W和Vs之間的電壓差是IOV。同圖2A類似，ESD保護(hù)電路只包括一組鉗位器件Cl到C4。該 組包括四個(gè)ESD鉗位器件Cl到C4。由于對(duì)于較低的四個(gè)電壓軌，電 壓梯度是相同的(AV=5V)，所以可以使用相同類型的ESD鉗位器件。 由于電壓軌V4和Vs之間的電壓差是其它電壓軌間的電壓差的二倍， 所以該ESD鉗位器件可以通過串聯(lián)兩個(gè)ESD鉗位器件來得到。在這里， 兩個(gè)軌道之間的兩個(gè)或更多個(gè)ESD鉗位器件的這種組合被稱為堆疊 串聯(lián)連接。關(guān)于圖2A、 2B和3所述的所有其它方面也應(yīng)用在圖4的實(shí)施例 的情況中。根據(jù)本發(fā)明的鉗位器件是所謂的隔離的鉗位器件，其中沒有任 何器件的端子與襯底連接。柵極向上(gate-up)結(jié)構(gòu)的PMOS晶體管 非常適合。在這種情況下PMOS晶體管基體(bulk)處于高電位。優(yōu) 選地，如果集成電路的襯底是P-，則PMOS晶體管在n阱內(nèi)是適合的。根據(jù)本發(fā)明，麗OS晶體管優(yōu)選地只被用作最底部的器件(例如， 作為ESD鉗位器件C1)。那么NMOS晶體管處于p—襯底中的p阱內(nèi)。通常，NMOS ESD鉗位器件具有驟回?fù)舸?snapback)行為。如 果在相同的電源域內(nèi)使用它們，將阻止并聯(lián)連接的鉗位器件之間的 ESD電流的水平共用。因此，建議只使用不表現(xiàn)或幾乎不表現(xiàn)驟回?fù)?穿現(xiàn)象的鉗位器件，例如PMOS或觸發(fā)顧OS鉗位器件。除了 PM0S或NM0S晶體管，還可以使用穩(wěn)壓二極管或雙極晶體 管作為ESD鉗位器件。本發(fā)明的一個(gè)優(yōu)點(diǎn)是，可以使每個(gè)電源域或每個(gè)電源域的電壓 水平的ESD思想最優(yōu)化。在某些電源域之間可以比在其它電源域之間 使用更多的鉗位器件(比較圖3)。由于在相同軌道對(duì)之間并聯(lián)布置幾個(gè)ESD鉗位器件，所以使用 兩組或多組鉗位器件(例如，比較圖3)的本實(shí)施例是有利的。在ESD 的情況中，共用幾個(gè)ESD鉗位器件。因此，減少了電阻率，從而可以 使用較小的鉗位器件。鉗位器件CI-C4是低電壓鉗位器件，優(yōu)選地被設(shè)計(jì)為電壓小于IOV。圖3的實(shí)施例的另一個(gè)優(yōu)點(diǎn)是在ESD的情況下，ESD鉗位器件的 寄生電容吸收了一些應(yīng)力。由于多個(gè)ESD鉗位器件被并聯(lián)布置，寄生 電容典型地大于現(xiàn)有技術(shù)的ESD保護(hù)電路的寄生電容。這意味著非常 快的脈沖進(jìn)入寄生電容。這就給ESD鉗位器件更多的時(shí)間用來觸發(fā)和 確立ESD電流通路，以及有助于同時(shí)觸發(fā)的更好電壓分布?，F(xiàn)有技術(shù)方法通常使用集成電路的地線(襯底)作為基準(zhǔn)(圖1 中V)。然而，在當(dāng)前的CMOS實(shí)現(xiàn)過程中，由于為了抑制噪聲優(yōu)選 高阻襯底，所以襯底不再是良導(dǎo)體。因此，大ESD電流會(huì)在基準(zhǔn)線上 產(chǎn)生電壓降。由于不再具有基準(zhǔn)線，所以采用本發(fā)明可以避免這個(gè)問 題。因此，發(fā)明的ESD保護(hù)方案還被稱為"無基準(zhǔn)電路"。如果根據(jù)本發(fā)明，每個(gè)ESD鉗位器件在給定的ESD峰值電流具 有最大鉗位電壓，而這個(gè)電壓低于IC內(nèi)的被保護(hù)器件的擊穿電壓， 那么ESD保護(hù)電路會(huì)確切地和可靠地工作。放電脈沖被安全地轉(zhuǎn)移并 且不會(huì)破壞或損壞IC的電路系統(tǒng)。只有在靜電放電的情況下，根據(jù)本發(fā)明的ESD鉗位器件會(huì)變?yōu)?"有效的"。在正常的電源操作情況下，這些ESD鉗位器件是截止的。本發(fā)明的突出優(yōu)點(diǎn)之一是當(dāng)同時(shí)提供一個(gè)至少與傳統(tǒng)集成電路 中的ESD保護(hù)同樣良好和可靠的ESD保護(hù)時(shí)，本發(fā)明節(jié)省了芯片面積。 本發(fā)明要求較少的和/或較小的ESD鉗位器件以及由于需要較少類型的ESD器件，所以設(shè)計(jì)不再那么復(fù)雜。由于ESD鉗位器件是低電壓的， 所以它們還變得更簡單。從ESD角度看，布局規(guī)劃和電源布線更簡單 了。
下面描述本發(fā)明的進(jìn)一步優(yōu)點(diǎn)和方面
- 如果只有一組ESD鉗位器件，如上所述，ESD電流通路在"垂直 方向"共用(例如，比較圖2A)。例如，圖2A中的鉗位器件C3被 用于以下通路.'V5 V3、 V5 V2、 Vs《V4 V3、 V4 V2、 K。這意味著 圖2A中的單組ESD鉗位器件可以替代圖1的CI-C4的所有元件。并 且由于根據(jù)本發(fā)明只需要低電壓ESD鉗位器件，所以圖2A的所有器 件所占據(jù)的芯片面積與圖1中的高電壓鉗位器件C1所需要的芯片面 積幾乎相等。這個(gè)實(shí)例很好地示出面積節(jié)省是非常突出的。
- 如果采用多組ESD鉗位器件(例如，見圖3)，由于在每兩個(gè)軌 道之間有多個(gè)并列的ESD鉗位器件，所以也在"水平方向"共用ESD 通路。這些并聯(lián)的ESD鉗位器件分擔(dān)ESD電流。由于這些ESD鉗位器 件一起工作，所以它們可以更小，因此進(jìn)一步節(jié)省了芯片面積。
- 梯狀通路(例如，V5到V1)上的ESD鉗位器件不必彼此緊鄰放 置，也就是說，它們可以是分布式的。這給予了集成電路的布局設(shè)計(jì) 和平面設(shè)計(jì)更大的靈活性。
- 當(dāng)在梯狀通路(例如V5到VI)上有ESD應(yīng)力時(shí)，中間的電壓軌 (V4、 V3、 V2)和兩個(gè)基準(zhǔn)之間的任何其它寄生電容被加到梯狀通路
的有效寄生電容上。這個(gè)有效寄生電容有助于在下一個(gè)鉗位器件級(jí)上 分布ESD應(yīng)力電流。
- 在本發(fā)明中所用的低電壓ESD鉗位器件示出比高電壓ESD鉗位 器件更好的ESD行為(更好地控制擊穿和驟回?fù)舸╇妷?。
- 低電壓PM0S晶體管表現(xiàn)了非常低的驟回?fù)舸╇妷?，因此適合本 思想?？梢杂|發(fā)和控制低電壓麵0S晶體管用于所要求的低驟回?fù)舸?電壓。
- 由于低電壓鉗位器件眾所周知并且一開始就是現(xiàn)成的，因此對(duì) 于新的集成電路高電壓過程的發(fā)展，使用類似這里提出的依靠低電壓 ESD鉗位器件的ESD思想也是有利的。在附圖和說明書中己經(jīng)闡述了本發(fā)明的優(yōu)選實(shí)施例，雖然使用 了特定的術(shù)語，但是如此給出的描述使用了只是普通和描述意義的術(shù) 語，而并不是為了限制的目的。
權(quán)利要求
1.一種集成電路(10；20；30)，包括n個(gè)不同的電壓軌(Vn到V1)，其中n是大于2的整數(shù)，從而定義了n個(gè)不同的電源域，還包括片上ESD保護(hù)電路，其中所述ESD保護(hù)電路至少包括一組(21，22，23)ESD鉗位器件(C1-C4)，每個(gè)這種組(21，22，23)包括n-1個(gè)ESD鉗位器件(C1-C4)，所述n-1個(gè)ESD鉗位器件(C1-C4)以梯狀結(jié)構(gòu)布置，所述梯狀結(jié)構(gòu)的特征在于所述n-1個(gè)ESD鉗位器件中的一個(gè)被插入所述n個(gè)電源軌(V5到V1)中的每一個(gè)和具有其次較低電壓的各個(gè)電源軌之間，從而定義了所述n個(gè)電源軌中的每一個(gè)和具有其次較低電壓的電源軌之間的ESD電流通路，并且其中在所述集成電路(10；20；30)的正常的電源操作情況下，每個(gè)所述的ESD鉗位器件(C1-C4)是截止的。
2. 根據(jù)權(quán)利要求1的集成電路(10; 20; 30)，其具有多組(21， 22， 23) ESD鉗位器件(Cl-C4)，其中ESD鉗位器件被分布在所述 集成電路(10; 20; 30)上。
3. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中在ESD 的情況下，ESD電流通路是從所述n個(gè)電源軌(Vs到Vj中的任何一 個(gè)或者流到具有其次較低電壓的各個(gè)電源軌或者流到具有其次較高 電壓的各個(gè)電源軌的軌道間電流通路。
4. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中在ESD 的情況下，為了防止所述集成電路(10; 20; 30)中的損壞，n個(gè)電 源軌(Vs到中的任何軌道之間的電壓差被保持低于一個(gè)給定的閾 值電壓。
5. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中所述鉗位器件是低電壓鉗位器件(C1-C4)，優(yōu)選地被設(shè)計(jì)為電壓低于IOV。
6. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中所述 片上ESD保護(hù)電路是ESD無基準(zhǔn)電路。
7. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中所述ESD電流通路在兩個(gè)方向上工作，即從具有低電壓的第一電源軌到具 有其次較高電壓的下一個(gè)電源軌以及從第一電源軌到具有其次較低電壓的下一個(gè)電源軌。
8. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中，所 述梯狀結(jié)構(gòu)的特征在于所述ESD鉗位器件(CI-C4)用作各個(gè)梯子的 垂直元件以及所述電源軌(Vs到VJ用作梯子的水平元件。
9. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中所述 梯狀結(jié)構(gòu)的特征在于所述ESD鉗位器件(Cl-C4)被垂直堆疊。
10. 根據(jù)前述的權(quán)利要求中之一的集成電路(10; 20; 30)，其中如果沒有一個(gè)端子與所述集成電路(10; 20; 30)的襯底連接，則所述ESD鉗位器件是隔離器件。
11. 根據(jù)權(quán)利要求1到9中之一的集成電路(10; 20; 30)， 其中在ESD的情況下，共用多個(gè)所述的ESD鉗位器件。
12. 根據(jù)權(quán)利要求1到9中之一的集成電路(10; 20; 30)， 其中PM0S晶體管用作ESD鉗位器件，所述的PM0S晶體管的柵極端子 與高電位基體連接。
13. 根據(jù)權(quán)利要求12的集成電路(10; 20; 30)，其中所述PM0S 晶體管處于n阱內(nèi)。
14. 根據(jù)權(quán)利要求12的集成電路(10; 20; 30)，包括至少一個(gè)醒0S晶體管，所述腿0S晶體管用作最底部的ESD鉗位器件。
15. 根據(jù)權(quán)利要求14的集成電路(10; 20; 30)，其中所述醒0S 晶體管處于p阱內(nèi)。
16. 根據(jù)前述的權(quán)利要求中之一的集成電路(10; 20; 30)， 其中所述ESD鉗位器件(CI-C4)是驟回?fù)舸╇妷鹤銐蛐亩茉诓?聯(lián)連接的鉗位器件之間良好共用通路的器件。
17. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，其中在 ESD情況期間，觸發(fā)多組(21、 22、 23) ESD鉗位器件(CI-C4)。
18. 根據(jù)權(quán)利要求1或2的集成電路(10; 20; 30)，每個(gè)電 壓軌(V5到V,)包括多個(gè)ESD鉗位器件(CI-C4)。
全文摘要
公開了一種集成電路(20)，包括幾個(gè)不同電壓軌(V₅到V₁)和片上ESD保護(hù)電路。ESD保護(hù)電路至少包括一組(21，22，23)ESD鉗位器件(C1-C4)。ESD鉗位器件(C1-C4)以梯狀結(jié)構(gòu)布置。這種梯狀結(jié)構(gòu)的特征在于ESD鉗位器件中的一個(gè)被插入每個(gè)電源軌(V₅到V₁)和具有其次較低電壓的各個(gè)電源軌之間。由于這種布置，ESD電流通路被定義在每一個(gè)電源軌和具有其次較低電壓的電源軌之間。在集成電路(20)正常電源操作的情況下，ESD鉗位器件(C1-C4)是截止的。
文檔編號(hào)H01L27/02GK101228629SQ200680026562
公開日2008年7月23日 申請(qǐng)日期2006年7月17日 優(yōu)先權(quán)日2005年7月22日
發(fā)明者法布里斯·勃朗, 澤利科·姆爾查利察 申請(qǐng)人:Nxp股份有限公司