晶圓處理方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種晶圓處理方法。
【背景技術(shù)】
[0002]在半導(dǎo)體制程中，能夠?qū)⒈砻嬉研纬捎邪雽?dǎo)體器件的晶圓(Wafer)切割為多個(gè)芯片，之后再對(duì)各個(gè)芯片進(jìn)行封裝，以形成所需的集成電路或芯片器件。以晶圓級(jí)芯片尺寸封裝(Wafer Level Chip Size Packaging, WLCSP)技術(shù)為例，對(duì)晶圓進(jìn)行封裝測(cè)試后再切割得到單個(gè)成品芯片，封裝后的芯片尺寸與裸片完全一致。經(jīng)晶圓級(jí)芯片尺寸封裝技術(shù)封裝后的芯片尺寸能夠達(dá)到高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增加而顯著降低。
[0003]由于在晶圓的形成過(guò)程中，由于剛切下來(lái)的晶片外邊緣很鋒利，尤其是硅單晶又是脆性材料，為避免邊角崩裂影響晶片強(qiáng)度、破壞晶片表面光潔和對(duì)后工序帶來(lái)污染顆粒，會(huì)對(duì)晶圓進(jìn)行圓邊(Edge Profiling)工藝，以對(duì)晶圓的邊緣的形狀和外徑尺寸修整，使得晶圓的邊緣呈圓角部分，不適宜形成半導(dǎo)體結(jié)構(gòu)。
[0004]請(qǐng)參考圖1，圖1是晶圓的俯視結(jié)構(gòu)示意圖，包括:器件區(qū)13、以及包圍所述器件區(qū)13的邊緣區(qū)14。所述器件區(qū)13包括若干呈整列排列的芯片11、以及位于芯片11之間的切割道12 ;其中，芯片11表面或內(nèi)部均形成有半導(dǎo)體結(jié)構(gòu)，以實(shí)現(xiàn)一定的芯片功能，所述切割道12既是對(duì)晶圓進(jìn)行切割的區(qū)域。所述邊緣區(qū)14即進(jìn)行過(guò)圓邊工藝的區(qū)域，由于所述邊緣區(qū)14不適宜形成半導(dǎo)體結(jié)構(gòu)，因此在對(duì)所述晶圓進(jìn)行切割以形成若干芯片之前，需要對(duì)所述晶圓進(jìn)行修邊(Trimming)，去除所述邊緣區(qū)14，以便剩下器件區(qū)13進(jìn)行切割和封裝。
[0005]然而，現(xiàn)有的修邊工藝會(huì)對(duì)晶圓產(chǎn)生損傷，甚至破壞器件區(qū)已形成的半導(dǎo)體結(jié)構(gòu)，使得芯片制造的成平率下降，成本提高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是提供一種晶圓處理方法，減少修邊工藝對(duì)晶圓的破壞，提高晶圓芯片區(qū)域的利用率。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種晶圓處理方法，包括:提供承載基底和待處理基底，所述待處理基底的第一表面鍵合于所述承載基底表面，且所述待處理基底和承載基底的邊緣重合，所述待處理基底的邊緣具有標(biāo)記區(qū)，所述待處理基底標(biāo)記區(qū)內(nèi)的第一表面具有第一標(biāo)記溝槽，所述第一標(biāo)記溝槽具有到所述待處理基底中心距離最近的第一側(cè)壁，所述第一側(cè)壁到所述待處理基底邊界具有第一距離，所述第一標(biāo)記溝槽具有到所述待處理基底邊界距離最近的第二側(cè)壁，所述第二側(cè)壁到所述待處理基底邊界具有第二距離；對(duì)所述待處理基底進(jìn)行第一修邊工藝，使所述待處理基底的半徑減小第三距離，暴露出部分承載基底，并去除部分第一標(biāo)記溝槽，所述第三距離小于或等于第一距離、大于或等于第二距離；在第一修邊工藝之后，對(duì)所述待處理基底進(jìn)行第二修邊工藝，去除標(biāo)記區(qū)內(nèi)的部分待處理基底以去除剩余的第一標(biāo)記溝槽，并形成第三側(cè)壁，且暴露出部分承載基底，所述第三側(cè)壁到承載基底邊緣的最大距離大于第一距離；在第二修邊工藝之后，對(duì)所述待處理基底的第二表面進(jìn)行減薄，所述第二表面與第一表面相對(duì)。
[0008]可選的，鍵合所述承載基底和待處理基底的工藝包括:將所述待處理基底的第一表面壓合于所述承載基底表面，所述待處理基底第一表面的第一標(biāo)記溝槽與承載基底構(gòu)成空腔；進(jìn)行熱退火工藝，使所述待處理基底的第一表面熔接于所述承載基底表面，且所述空腔的體積增大。
[0009]可選的，所述承載基底具有第一表面，所述待處理基底鍵合于所述承載基底的第一表面，所述承載基底的第一表面具有第二標(biāo)記溝槽，所述第二標(biāo)記溝槽在承載基底內(nèi)的位置、與第一標(biāo)記溝槽在待處理基底內(nèi)的位置相同，所述第一標(biāo)記溝槽與第二標(biāo)記溝槽構(gòu)成空腔。
[0010]可選的，所述第二標(biāo)記溝槽底部到第一標(biāo)記溝槽底部的距離為4.5微米?5.5微米。
[0011]可選的，所述第二修邊工藝為:沿貫穿所述待處理基底的直線對(duì)所述待處理基底進(jìn)行切割，直至暴露出承載基底為止，而切割形成的側(cè)壁為第三側(cè)壁。
[0012]可選的，所述第二修邊工藝為:沿貫穿所述待處理基底的曲線對(duì)所述待處理基底進(jìn)行切割，所述曲線包括弧線、折線，直至暴露出承載基底為止，而切割形成的側(cè)壁為第三側(cè)壁。
[0013]可選的，所述第一距離為3.6毫米?4毫米，所述第一側(cè)壁到第二側(cè)壁之間的距離為1.6毫米?2毫米，所述第三距離為2.98毫米?3.02毫米，所述第三側(cè)壁到承載基底邊緣的最大距離為3.8毫米?4毫米。
[0014]可選的，所述第一修邊工藝還去除部分承載基底，使暴露出的承載基底表面低于所述承載基底與待處理基底接觸的表面；所述第二修邊工藝還去除部分承載基底，使暴露出的承載基底表面低于所述承載基底與待處理基底接觸的表面。
[0015]可選的，在所述減薄工藝之后，所述待處理基底的厚度為6微米?8微米。
[0016]可選的，所述待處理基底的第一表面形成有半導(dǎo)體器件。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0018]本發(fā)明中，在第一修邊工藝以使所述待處理基底的半徑減小第三距離之后，暴露出部分由第一標(biāo)記溝槽與承載基底溝槽的空腔；再以第二修邊工藝去除標(biāo)記區(qū)內(nèi)的部分待處理基底，使所形成的第三側(cè)壁到基底中心的距離小于所述第一側(cè)壁到基底中心的距離，以此能夠去除標(biāo)記區(qū)內(nèi)剩余的空腔，而標(biāo)記區(qū)以外的部分待處理基底不會(huì)減少。因此，能夠避免在后續(xù)的減薄工藝中，使空腔周?chē)拇幚砘装l(fā)生剝離的問(wèn)題；同時(shí)，能夠保證所述待處理基底表面具有足夠的用于形成器件的區(qū)域，使待處理基底的利用率提高，從降低生產(chǎn)成本、提高生產(chǎn)效率。
【附圖說(shuō)明】
[0019]圖1是晶圓的俯視結(jié)構(gòu)示意圖；
[0020]圖2至圖4是對(duì)晶圓進(jìn)行修邊的過(guò)程的剖面結(jié)構(gòu)示意圖；
[0021]圖5至圖11是本發(fā)明實(shí)施例的晶圓處理過(guò)程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0022]如【背景技術(shù)】所述，現(xiàn)有的修邊工藝會(huì)對(duì)晶圓產(chǎn)生損傷，甚至破壞器件區(qū)已形成的半導(dǎo)體結(jié)構(gòu)，使得芯片制造的成平率下降，成本提高。
[0023]經(jīng)過(guò)研究發(fā)現(xiàn)，在修邊工藝中，形成于晶圓表面的標(biāo)記溝槽會(huì)引起晶圓的碎裂，進(jìn)而破壞晶圓的器件區(qū)，使晶圓器件區(qū)的利用率下降。
[0024]具體的，如圖2至圖4所示，是對(duì)晶圓進(jìn)行修邊的過(guò)程的剖面結(jié)構(gòu)示意圖。
[0025]請(qǐng)參考圖2，將待處理基底100的第一表面110鍵合于所述承載基底101表面，所述待處理基底100靠近邊緣位置的第一表面110具有第一標(biāo)記溝槽，所述承載基底101靠近邊緣位置的表面具有第二標(biāo)記溝槽，所述第二標(biāo)記溝槽在承載基底101內(nèi)的位置和形狀、與第一標(biāo)記溝槽在待處理基底100內(nèi)的位置和形狀相同，所述第一標(biāo)記溝槽與第二標(biāo)記溝槽相對(duì)設(shè)置并成空腔104。
[0026]其中，所述鍵合工藝包括:將待處理基底100和承載基底101進(jìn)行壓合；在壓合工藝之后，進(jìn)行熱退火，使待處理基底100和承載基底101之間發(fā)生熔接。由于所述第一標(biāo)記溝槽與第二標(biāo)記溝槽相對(duì)設(shè)置并成空腔104，在所述熱退火工藝中，所述空腔104內(nèi)的空氣會(huì)發(fā)生膨脹，從而擴(kuò)大所述空腔104的體積，而且所述空腔104的周?chē)拇幚砘?00的晶格會(huì)發(fā)生重排布，使得空腔104周?chē)牟糠执幚砘?00強(qiáng)度減弱。
[0027]請(qǐng)參考圖3，對(duì)所述待處理基底100進(jìn)行修邊，使所述待處理基底100的半徑減小第一距離，并暴露出部分承載基底101。
[0028]其中，所述第一距離一定，以保證在去除待處理基底100的邊緣區(qū)之后，能夠保留器件區(qū)。所述第一標(biāo)記溝槽和第二標(biāo)記溝槽的位置也一定，即第一標(biāo)記溝槽靠近待處理基底100中心的內(nèi)側(cè)壁到待處理基底100邊緣的第二距離一定，以便配合相應(yīng)的定位設(shè)備使待處理基底100和承載基底101壓合在一起時(shí)不發(fā)生偏差。而且，所述第二距離大于第一距離，因此在修邊工藝之后，暴露出部分空腔104，使得第一標(biāo)記溝槽底部的部分待處理基底100懸空于承載基底101表面。
[0029]請(qǐng)參考圖4，在所述修邊工藝之后，對(duì)所述待處理基底100的第二表面進(jìn)行減薄，所述第二表面與第一表面相對(duì)。
[0030]所述減薄工藝能夠減小待處理基底100的厚度，以便縮小切割后的芯片尺寸。然而，由于在修邊工藝之后，位于第一標(biāo)記溝槽底部的部分待處理基底100懸空與承載基底101表面，而且，在前序的熱退火工藝中使得空腔104 (如圖3所示)周?chē)牟糠执幚砘?00強(qiáng)度減弱，因此，在所述減薄工藝中，容易使懸空于承載基底101表面的部分待處理基底100發(fā)生剝落(Peeling)，從而破壞待處理基底100的器件區(qū)，造成器件區(qū)的利用率下降，使生廣成本提聞。
[0031]一種解決上述問(wèn)題的方法是，增加修邊工藝減小待處理基底半徑的距離，例如使待處理基底的半徑縮小6毫米，直至完全去除所述空腔為止。然而，此種方法會(huì)導(dǎo)致待