芯和殼，由GaAsSb、GalnAs、InP和/或InPAs例示,但不限于這些。在優(yōu)選但非限制性實(shí)施例中，在芯/殼異質(zhì)結(jié)構(gòu)中的材料選擇提供了交錯(cuò)的材料能帶對(duì)準(zhǔn)，其中導(dǎo)帶和價(jià)帶不連續(xù)中的任一個(gè)或二者(AEc，Λ Εν)在0.5與1.5 Eg之間，其中Eg為帶隙能量(例如，以eV為單位)。換言之，0.5Eg <AEc < 1.5Eg，或者0.5Eg <ΔΕν< 1.5Eg,如圖1C所示。而且,通過(guò)縮放芯/殼尺寸比例到量子范圍(quantum regime)而可實(shí)現(xiàn)帶結(jié)構(gòu)工程設(shè)計(jì)，其允許精確地控制能帶對(duì)準(zhǔn)。此外，載流子運(yùn)輸可以由在受約束半導(dǎo)體中形成的離散能量水平所控制，允許可用于運(yùn)輸?shù)妮d流子的高度選擇性。上述考慮可以用于本文所描述的任何和/或全部實(shí)施例裝置。
[0026]如圖1A至圖1C所示，來(lái)自柵電極11的電場(chǎng)15沿著隧穿電流17的方向在區(qū)域5與區(qū)域7之間定向。因此，在納米線二極管的η型5部分和ρ型7部分之間的隧穿電流17方向基本上平行于支承著納米線的主基板表面3a和/或基本上垂直于朝向納米線I和柵絕緣層9的柵電極11的表面11a。如本文所用的，在相反方向的流動(dòng)(即，即，芯至殼與殼到芯)被認(rèn)為是平行的。
[0027]優(yōu)選地，InAsSb層5被制成充分薄使得量子阱形成于柵絕緣層9與芯7之間。這可以允許晶體管以量子電容極限操作。換言之，在InAsSb層5中的電位由來(lái)自周圍柵電極11的電位調(diào)制。
[0028]在一非限制性配置中，殼層5充分薄以在量子阱中形成量子化狀態(tài)，這有效地增加了載流子的能量。在一實(shí)施例中，量子化能量大于在斷裂能帶異質(zhì)結(jié)構(gòu)中導(dǎo)帶與價(jià)帶之間的能量差異。這有效地分別在η側(cè)和ρ側(cè)中的最低能量狀態(tài)之間引入能量分離，充當(dāng)甚至用于具有斷裂帶隙能帶對(duì)準(zhǔn)的材料組合的隧穿屏障。在再一實(shí)施例中，芯被制成充分薄以形成量子化狀態(tài)，量子化狀態(tài)以類似方式增加了能量。
[0029]在一實(shí)施例中，InAs (Sb)層5與(Al) GaSb層7充分較薄(例如，總厚度低于20nm，諸如總厚度2-15 nm)以最小化隧道距離并且由此增加隧道電流。在一實(shí)施例中，緩變摻雜分布可以存在于芯7中，從到桿5A的界面處的低摻雜到朝向漏極13的更高摻雜，以便維持均勻壓降，和繼而在整個(gè)隧穿區(qū)上的均勻隧穿電流(在殼5與芯7之間的界面)。換言之，摻雜在該裝置的豎直方向上緩變，其中在該裝置的底部部分中的摻雜濃度低于頂部部分中的摻雜濃度。
[0030]圖1B所示的裝置可以根據(jù)以下方法制造。首先，InAs(Sb)納米線桿5A生長(zhǎng)于源極區(qū)域3上。然后，軸向(Al)GaSb異質(zhì)結(jié)構(gòu)(B卩，上納米線芯部)7生長(zhǎng)于桿5A上。隨后通過(guò)形成掩膜層9A，諸如由絕緣層(例如，SiNx, HSQ、Si02等)來(lái)保護(hù)所得到的納米線(例如，桿5A部分)的底部部分。InAs(Sb)的殼5然后生長(zhǎng)于納米線上，覆蓋納米線的外側(cè)，除了受到掩膜層9A保護(hù)桿5A的底部部分之外。這形成被覆蓋有徑向InAsSb殼5的InAs (Sb)5A /(Al)GaSb 7軸向異質(zhì)結(jié)構(gòu)納米線芯。柵絕緣層9和圍柵電極11然后形成于徑向納米線周圍。
[0031]圖2示出了徑向納米線TFET的替代實(shí)施例。該裝置包括:至少一根納米線1，納米線I包括生長(zhǎng)于基板上的納米線芯7和布置于芯7上并且至少部分地包圍納米線芯5以提供徑向異質(zhì)結(jié)構(gòu)納米線的至少第一殼層5。芯7和殼5優(yōu)選地由相反導(dǎo)電類型(例如，如果芯7是ρ型，那么殼5是η型，并且反之亦然)半導(dǎo)體材料制成以形成ρη結(jié)。若需要，可選的本征殼層可以位于芯7與殼5之間以形成pin結(jié)。柵絕緣層9位于殼5周圍并且柵電極11鄰近于柵絕緣層9定位,諸如圍繞著柵絕緣層9。徑向納米線I的芯7 (例如,η型芯)可能被定位成與基板中的相同導(dǎo)電類型半導(dǎo)體源極區(qū)域3 (例如，η型區(qū)域)接觸。源電極19可以定位成與區(qū)域3接觸并漏電極21可以定位成與殼5接觸。若需要，相同導(dǎo)電類型(例如，P型)的可選的半導(dǎo)體漏極區(qū)域13 (例如,另一殼層或類似塊體球形物(quas1-bulkbulb))可以被定位成與殼5接觸，在此情況下，漏電極21接觸漏極區(qū)域13。可選的夾層絕緣層(未圖示)可以分隔柵電極9與源電極19和漏電極21。應(yīng)當(dāng)指出的是若需要，下文所描述的屏障“插塞”區(qū)域7B和/或上文所描述的緩變芯摻雜也可以添加到圖2的裝置。
[0032]本發(fā)明的實(shí)施例的一個(gè)非限制性優(yōu)點(diǎn)是電場(chǎng)沿著隧穿電流方向定向并且晶體管無(wú)需依靠場(chǎng)效果或損耗。另一優(yōu)點(diǎn)在于高k材料9將僅接觸一種半導(dǎo)體材料(例如，區(qū)域5)，這簡(jiǎn)化了材料整合。另一優(yōu)點(diǎn)在于柵控二極管并不需要與任何異質(zhì)結(jié)構(gòu)的任何臨界對(duì)準(zhǔn)。另一優(yōu)點(diǎn)在于電流密度可能較高并且晶體管形成為呈三維陣列。最終，該裝置并不需要軸向裝置那樣強(qiáng)烈的直徑縮放，因?yàn)榕R界尺寸由在側(cè)部小平面上側(cè)向過(guò)度生長(zhǎng)來(lái)設(shè)置。
[0033]圖3為關(guān)于徑向和軸向TFET的漏極電流(漏極到源極電流)與柵極電壓(柵極到源極電壓)關(guān)系的模擬曲線圖。圖4和圖5為關(guān)于相應(yīng)徑向和軸向TFET的漏極電流(漏極到源極電流)與柵極電壓(柵極到源極電壓)關(guān)系的模擬曲線圖。圖6至圖7為本發(fā)明的實(shí)施例的徑向TFET的尺寸曲線圖并且圖8至圖9為比較示例的軸向TFET的尺寸曲線圖。非局部隧穿速率在圖7中被示出在徑向納米線殼中并且在圖9中被示出在軸向納米線中ρ-η結(jié)附近。圖1OA和圖1OB分別為包含軸向和徑向納米線的模擬TFET的右側(cè)部分的側(cè)視截面圖，其分別用于圖4、圖6、圖7和圖5、圖8、圖9中的相應(yīng)模擬。換言之，圖1OA和圖1OB僅示出了在豎直對(duì)稱軸線右邊的納米線的右側(cè)。
[0034]圖1OA所示的模擬軸向納米線包含了在源極區(qū)域3上的下部ρ型半導(dǎo)體軸向部分8和上部η型半導(dǎo)體軸向部分6。高k氧化物柵絕緣層9包圍納米線的兩個(gè)部分6、8并且圍柵電極11被定位成鄰近于納米線的上部6與柵絕緣層9接觸。漏極區(qū)域13定位于部分6上方。部分6和8形成TFET的ρη結(jié)。納米線半徑為25nm，部分6包括η型InAs，具有1017 cm _3的供體摻雜濃度Nd，并且部分8包括ρ型(Al)GaSb，p型(Al)GaSb具有118 cm_3的受體摻雜濃度K。柵絕緣層包括具有5 nm厚度和ε r=25的高k氧化物層。
[0035]圖1OB示出的模擬徑向納米線包含芯7，芯7包括在源極區(qū)域3上的下部ρ型半導(dǎo)體部分7Α和上部輕度摻雜的η型半導(dǎo)體部分(例如，屏障部分)7Β。重度摻雜的η型殼5位于芯7周圍，使得殼5環(huán)繞上部7Β以及下部7Α的至少頂部部分以形成TFET的ρη結(jié)。高k氧化物柵絕緣層9包圍殼5并且圍柵電極11被定位成鄰近于殼5與柵絕緣層9接觸。夾層絕緣層10 (其可以具有圖1C所示的掩模層9A相同或不同形式)將柵電極11和殼5與源極區(qū)域3分離開。漏極區(qū)域13定位于部分6上。納米線芯7半徑為25nm，并且納米線殼5半徑為10nm，使得整個(gè)半導(dǎo)體納米線具有35nm半徑。殼5包括η型InAs，具有10 17 cm _3的供體摻雜濃度Nd，并且下芯部7A包括ρ型(Al)GaSb，ρ型(Al)GaSb具有118 cm_3的受體摻雜濃度Na。上芯部7B是可選的并且包括η型ΙηΡ，η型InP具有116CnT3的供體摻雜濃度Nd。柵絕緣層9包括具有5 nm厚度和ε r=25的高k氧化物層。
[0036]屏障部分7B設(shè)置成保持TFET電流在納米線的芯7A與殼5之間流動(dòng)，這通常在水平(例如，徑向)方向，沿著柵場(chǎng)，其中豎直方向沿著納米線芯的軸線。在替代實(shí)施例中，部分7B可以由與殼5相同的半導(dǎo)體材料制成，但具有比殼5更低的摻雜濃度。替代地，部分7B可以由電絕緣材料制成或者由不同于殼5的半導(dǎo)體材料制成。在一優(yōu)選實(shí)施例中，屏障部分7B具有比殼5和芯部7A更高的能帶隙。在一實(shí)施例中，屏障部分7B具有比殼5更高的能帶隙和比芯部7A更低的摻雜水平。優(yōu)選地，除了具有比芯部7A和殼5更大的能帶隙之外，屏障部分7B應(yīng)在導(dǎo)帶和價(jià)帶邊緣二者處都具有足夠高的偏移，使得屏障可以高效地抑制泄漏電流。因此，屏障部分7B可包括輕度摻雜的本征半絕緣半導(dǎo)體材料，其具有116cm_3或更低的摻雜濃度(例如，達(dá)到116 cm—3的不可避免雜質(zhì)水平)或者其可以包括電絕緣材料。部分7B在徑向納米線裝置中可以被稱作“插塞”。
[0037]因此，如圖1OB所示，納米線芯7包括第一(例如，ρ)導(dǎo)電類型、具有第一(例如，高)摻雜濃度的第一(例如，下)半導(dǎo)體部分7A和鄰近于第一部分7A (例如，在第一部分7A上)位于芯中的第二(例如，上)部分7B。殼5由第二(例如，η)導(dǎo)電類型半導(dǎo)體制成。上部7Β包括電絕緣材料或具有低于下部7Α和殼5的摻雜濃度的第二摻雜濃度的電絕緣材料或半導(dǎo)體材料。芯的下部7Α電接觸第一(例如，P)導(dǎo)電類型的半導(dǎo)體源極區(qū)域3并且殼電接觸第二導(dǎo)電類型的漏極區(qū)域13。殼5鄰近于芯的上部7Β定位并且與芯的下部7Α至少部分地重疊以形成ρη結(jié)。柵電極11至少部分地與ρη結(jié)重疊。P側(cè)電極(為了清楚起見未圖示)電接觸所述源3而η側(cè)電極(為了清楚起見未圖示)電接觸所述漏極區(qū)域13。導(dǎo)電類型(例如，P和η)可以顛倒并且不同于上文所描述那些的其它材料可以