半導(dǎo)體器件的制造方法以及半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件及其制造技術(shù)，例如涉及有效應(yīng)用于經(jīng)由金屬條帶(metalribbon)將半導(dǎo)體芯片與金屬板電連接的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0002]日本特開2008-224394號(hào)公報(bào)(專利文獻(xiàn)I)和日本特開2007-184366號(hào)公報(bào)(專利文獻(xiàn)2)中記載了一種半導(dǎo)體器件，該半導(dǎo)體器件有2個(gè)半導(dǎo)體芯片，各個(gè)半導(dǎo)體芯片的主要電極與外部端子用金屬條帶連接。
[0003]現(xiàn)有技術(shù)文獻(xiàn)
[0004]專利文獻(xiàn)
[0005]專利文獻(xiàn)1:日本特開2008-224394號(hào)公報(bào)
[0006]專利文獻(xiàn)2:日本特開2007-184366號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0007]發(fā)明所要解決的問題
[0008]本申請發(fā)明者，對于在一個(gè)封裝體內(nèi)搭載有第I半導(dǎo)體芯片以及第2半導(dǎo)體芯片、搭載上述第2半導(dǎo)體芯片的第2芯片搭載部與上述第I半導(dǎo)體芯片的電極經(jīng)由帶狀的金屬板而電連接的半導(dǎo)體器件的性能提升進(jìn)行了研宄。其結(jié)果，本申請發(fā)明者發(fā)現(xiàn):因?yàn)樾枰蛛x上述第2芯片搭載部的用于接合上述金屬板的區(qū)域與上述第2半導(dǎo)體芯片的距離，所以例如在半導(dǎo)體器件的小型化這一點(diǎn)上出現(xiàn)問題。
[0009]其他的課題和新特征，可以根據(jù)本說明書的記述以及說明書附圖加以明確。
[0010]用于解決問題的方案
[0011]一個(gè)實(shí)施方式的半導(dǎo)體器件的制造方法，使芯片搭載部的供條帶連接的連接面的高度比芯片搭載部的供搭載半導(dǎo)體芯片的搭載面的高度高。
[0012]發(fā)明的效果
[0013]根據(jù)上述一個(gè)實(shí)施方式，能夠使半導(dǎo)體器件小型化。
【附圖說明】
[0014]圖1是表示組裝入有半導(dǎo)體器件的電源電路的結(jié)構(gòu)例的說明圖。
[0015]圖2使表示圖1所示的場效應(yīng)晶體管的元件構(gòu)造例的要部剖視圖。
[0016]圖3是圖1所示的半導(dǎo)體器件的俯視圖。
[0017]圖4是圖3所示的半導(dǎo)體器件的仰視圖。
[0018]圖5是表示卸下圖3所示的封固體的狀態(tài)下的、半導(dǎo)體器件的內(nèi)部構(gòu)造的平面圖。
[0019]圖6是沿圖5的A-A線的剖視圖。
[0020]圖7是表示圖5所示的高邊用的半導(dǎo)體芯片的柵電極與引腳的連接狀態(tài)的放大剖視圖。
[0021]圖8是表示圖5所示的低邊用的半導(dǎo)體芯片的柵電極與引腳的連接狀態(tài)的放大剖視圖。
[0022]圖9是構(gòu)成為與圖5所示的低邊側(cè)的接片同樣地、條帶連接面的高度比芯片搭載面高的半導(dǎo)體器件的要部平面圖。
[0023]圖10是作為對于圖9的研宄例的半導(dǎo)體器件的要部平面圖。
[0024]圖11是在沿圖9的A-A線的截面中、示意性地表示伴隨半導(dǎo)體器件的溫度降低而產(chǎn)生的應(yīng)力的說明圖。
[0025]圖12是在沿圖10的A-A線的截面中、示意性地表示伴隨半導(dǎo)體器件的溫度降低而產(chǎn)生的應(yīng)力的說明圖。
[0026]圖13是示意性地表示圖5以及圖6所示的金屬條帶的形成方法的概要的說明圖。
[0027]圖14接著圖13、是示意性地表示圖5以及圖6所示的金屬條帶的形成方法的概要的說明圖。
[0028]圖15是表示使圖6所示的低邊側(cè)的接片的條帶連接面的高度比芯片搭載面高的情況下接片的尺寸例的要部剖視圖。
[0029]圖16作為對于圖15的變形例、是表示在低邊側(cè)的接片搭載有平面大小大的半導(dǎo)體芯片的情況下的尺寸例的要部剖視圖。
[0030]圖17是表不使用圖1?圖14說明的半導(dǎo)體器件的制造工序的概要的說明圖。
[0031]圖18是表示圖17所示的引線框架準(zhǔn)備工序中準(zhǔn)備的引線框架的整體構(gòu)造的平面圖。
[0032]圖19是I個(gè)量的圖18所示的器件區(qū)域的放大平面圖。
[0033]圖20是沿圖19的A-A線的放大剖視圖。
[0034]圖21是表示在圖19所示的多個(gè)芯片搭載部上分別搭載有半導(dǎo)體芯片的狀態(tài)的放大平面圖。
[0035]圖22是沿圖21的A-A線的放大剖視圖。
[0036]圖23是表示圖21所示的多個(gè)半導(dǎo)體芯片與多個(gè)引腳分別經(jīng)由金屬條帶而電連接的狀態(tài)的放大平面圖。
[0037]圖24是沿圖23的A-A線的放大剖視圖。
[0038]圖25是表示將金屬條帶接合于高邊用的源電極焊盤的狀態(tài)的放大剖視圖。
[0039]圖26是表示將金屬條帶接合于低邊用的接片的條帶連接面的狀態(tài)的放大剖視圖。
[0040]圖27是表示在低邊用的接片的條帶連接面上將金屬帶切斷的狀態(tài)的放大剖視圖。
[0041]圖28是表示將金屬條帶接合于低邊用的源電極焊盤的狀態(tài)的放大剖視圖。
[0042]圖29是表示在將金屬條帶接合于低邊用的源極引腳的條帶連接面后、將金屬帶切斷的狀態(tài)的放大剖視圖。
[0043]圖30是表示將圖23所示的多個(gè)半導(dǎo)體芯片與多個(gè)引腳分別經(jīng)由導(dǎo)線而電連接的狀態(tài)的放大平面圖。
[0044]圖31是沿圖30的A-A線的放大剖視圖
[0045]圖32是沿圖30的B-B線的放大剖視圖。
[0046]圖33是表示形成將圖30所示的多個(gè)半導(dǎo)體芯片以及多個(gè)金屬條帶密封的封固體時(shí)的安裝面?zhèn)鹊臓顟B(tài)的放大平面圖。
[0047]圖34是在沿圖33的A-A線的放大斷面中、表示在成形模具內(nèi)配置有引線框架的狀態(tài)的放大剖視圖。
[0048]圖35是表示在圖34所示的接片以及引腳的從封固體露出的露出面形成有金屬膜的狀態(tài)的放大剖視圖。
[0049]圖36是表示將圖33所示的引線框架單片化的狀態(tài)的放大平面圖。
[0050]圖37是作為對于圖6的變形例的半導(dǎo)體器件的剖視圖。
[0051]圖38是作為對于圖6的其他變形例的半導(dǎo)體器件的剖視圖。
[0052]圖39是表示作為對于圖5的變形例的半導(dǎo)體器件的內(nèi)部構(gòu)造的平面圖。
[0053]圖40是表示作為對于圖1的變形例、組裝入有圖39所示的半導(dǎo)體器件的電源電路的結(jié)構(gòu)例的說明圖。
[0054]圖41是沿圖39的A-A線的放大剖視圖。
[0055]圖42是沿圖39的B-B線的放大剖視圖。
[0056]圖43是作為對于圖6的其他變形例的半導(dǎo)體器件的剖視圖。
[0057]圖44是表示對于圖14的研宄例的說明圖。
[0058]圖45是表示對于圖15的研宄例的要部剖視圖。
【具體實(shí)施方式】
[0059](本申請的記載形式.基本術(shù)語.用法的說明)
[0060]本申請中，實(shí)施方式的記載，根據(jù)需要，為了方便分成多個(gè)章節(jié)等加以記載，這些章節(jié)并不是相互獨(dú)立無關(guān)的，無論記載的前后順序如何，單一例的各部分的一方是另一方的一部分詳情或一部分或全部的變形例等，除特別明示并非如此的情況外。另外，作為原貝1J，同樣的不分省略重復(fù)的說明。另外，實(shí)施方式中的各構(gòu)成要素，并不是必須的，除特別明示并非如此的情況、從邏輯上看限定于該數(shù)量的情況以及從上下文看明顯不是這樣的情況外。
[0061]同樣在實(shí)施方式等的記載中，關(guān)于材料、組成等，說到“由A形成的X”等，并不排除含A以外的要素，除特別明示并非如此的情況以及從上下文看明顯不是這樣的情況外。例如，如果說到成分，就意味著“作為主要分成而含A的X”等意思。例如，說到“硅部件”等，并不限定于純粹的娃，當(dāng)然也包括含SiGe (娃?鍺)合金和其他以娃為主要成分的多元合金、其他添加物等的部件。另外，說到鍍金、Cu層、鍍鎳等，不僅是純粹的物質(zhì)，還包括分別以金、Cu、鎳等為主要成分的部件的物質(zhì)，除明示并非如此的情況外。
[0062]進(jìn)一步，在言及特定的數(shù)值、數(shù)量時(shí)，既可以是超過該特定數(shù)值的數(shù)值，也可以是小于該特定數(shù)值的數(shù)值，除特別明示并非如此的情況、從邏輯上看限定于該數(shù)量的情況以及從上下文看明顯不是這樣的情況外。
[0063]另外，實(shí)施方式的各圖中，同一或同樣地部分用同一或類似的記號(hào)或附圖標(biāo)記表示，原則上不重復(fù)說明。
[0064]另外，說明書附圖中，反倒在變得煩躁的情況或與空隙的區(qū)別明確的情況下，即使是截面有時(shí)也省略陰影線等。與此相關(guān)聯(lián)，在根據(jù)說明等可以明確的情況等下，即使是俯視封閉的孔，有時(shí)也省略背景的輪廓線。進(jìn)一步，即便不是截面，為了明示不是空隙或明示區(qū)域的邊界，也標(biāo)注有陰影線和/或點(diǎn)圖案。
[0065]<電路結(jié)構(gòu)例>
[0066]本實(shí)施方式中，作為多個(gè)半導(dǎo)體芯片內(nèi)置于一個(gè)封裝體內(nèi)的半導(dǎo)體器件的一例，舉在例如臺(tái)式個(gè)人計(jì)算機(jī)、筆記本式個(gè)人計(jì)算機(jī)、服務(wù)器或游戲機(jī)等那樣的電子設(shè)備的電源電路中作為開關(guān)電路所組裝入的半導(dǎo)體器件為例進(jìn)行說明。另外，作為半導(dǎo)體封裝體的方式，列舉適用于在形成為四邊形的平面形狀的封固體的下表面露出芯片搭載部以及多個(gè)引腳(lead)的一部分的、QFN(Quad Flat Non-1eaded package，四側(cè)無引腳扁平封裝)型半導(dǎo)體器件的實(shí)施方式進(jìn)行說明。
[0067]圖1是表示組裝入有本實(shí)施方式中說明的半導(dǎo)體器件的電源電路的結(jié)構(gòu)例的說明圖。此外，圖1中，作為組裝入有本實(shí)施方式的半導(dǎo)體器件的電源電路的一例，表示了開關(guān)電源電路(例如DC-DC轉(zhuǎn)換器)的結(jié)構(gòu)例。
[0068]圖1所示的電源電路10是利用半導(dǎo)體開關(guān)元件的接通、斷開時(shí)間比例(占空比)以轉(zhuǎn)換或調(diào)整電力的電源裝置。圖1所示的例子中，電源電路10是將直流電流轉(zhuǎn)換成不同值的直流電流的DC-DC轉(zhuǎn)換器。這樣的電源電路10用作例如臺(tái)式個(gè)人計(jì)算機(jī)、筆記本式個(gè)人計(jì)算機(jī)、服務(wù)器或游戲機(jī)等那樣的電子設(shè)備的電源電路。
[0069]電源電路10具有內(nèi)置有半導(dǎo)體開關(guān)元件的半導(dǎo)體器件1、以及具備控制半導(dǎo)體器件I的驅(qū)動(dòng)的控制電路CT的半導(dǎo)體器件11。另外，電源電路10具有輸入電源12以及輸入電容器13，該輸入電容器13作為暫時(shí)蓄積從輸入電源12供給的能量(電荷)并將該蓄積的能量向電源電路10的主電路供給的電源。輸入電容器13與輸入電源12并聯(lián)連接。
[0070]另外，電源電路10具有:線圈15，其作為對電源電路10的輸出(負(fù)載14的輸入)供給電力的元件；以及輸出電容器16，其在連結(jié)線圈15與負(fù)載14的輸出布線與基準(zhǔn)電位(例如接地電位GND)供給用的端子之間電連接。線圈15經(jīng)由輸出布線與負(fù)載14電連接。該負(fù)載 14有例如硬盤驅(qū)動(dòng)器HDD、ASIC(Applicat1n Specific Integrated Circuit，特定用途集成電路)、FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)等。另外，負(fù)載14 有擴(kuò)展卡(PCI CARD)、存儲(chǔ)器(DDR 存儲(chǔ)器、DRAM (Dynami c RAM)、閃存等)、CPU (CentralProcessing Unit，中央處理單元)等。
[0071]此外，圖1所示的VIN表示輸入電源、GND表示基準(zhǔn)電位(例如接地電位為0V)、1ut表示輸出電流、Vout表示輸出電壓。另外，圖1所示的Cin表示輸入電容器13、Coutl6表不輸出電容器。
[0072]半導(dǎo)體器件11具有2個(gè)驅(qū)動(dòng)器電路DRl、DR2和分別向驅(qū)動(dòng)器電路DRl、DR2發(fā)送控制信號(hào)的控制電路CT。另外，半導(dǎo)體器件I作為開關(guān)元件而具有高邊用和低邊用的場效應(yīng)晶體管。詳細(xì)而言，具有高邊用的 MOSFET (Metal Oxide Semiconductor Field EffectTransistor) 2HQ 和低邊用的 M0SFET2LQ。
[0073]上述M0SFET，作為廣義地表示在柵絕緣膜上配置有由導(dǎo)電性材料形成的柵電極的構(gòu)造的場效應(yīng)晶體管的術(shù)語而記載。因此，在記載為MOSFET的情況下，也不排除氧化膜以外的柵絕緣膜。另外，在記載為MOSFET的情況下，也不排除例如多晶硅等、金屬以外的柵電極材料。
[0074]控制電路CT是控制M0SFET2HQ、2LQ的工作的電路，由例如PWM(Pulse WidthModulat1n，脈沖寬度調(diào)制)電路構(gòu)成。該P(yáng)WM電路將指令信號(hào)與三角波的振幅進(jìn)行比較以輸出PWM信號(hào)(控制信號(hào))。根據(jù)該P(yáng)WM信號(hào)，使得M0SFET2HQ、2LQ (即電源電路10)的輸出電壓(即，M0SFET2HQ、2LQ的電壓開關(guān)接通的寬度(導(dǎo)通時(shí)間)得到控制。
[0075]該控制電路CT的輸出經(jīng)由在半導(dǎo)體器件11所具有的半導(dǎo)體芯片2S形成的布線而電連接于驅(qū)動(dòng)器電路DRl、DR2的輸入。驅(qū)動(dòng)器電路DR1、DR2的各自的輸出，分別電連接于M0SFET2HQ的柵電極2HG以及M0SFET2LQ的柵電極2LG。
[0076]該驅(qū)動(dòng)器電路DR1、DR2是與從控制電路CT供給的脈沖寬度調(diào)制(Pulse WidthModulat1n:PWM)信號(hào)相應(yīng)地、分別控制M0SFET2HQ、2LQ的柵電極HG、LG的電位并控制M0SFET2HQ、2LQ的工作的電路。一方的驅(qū)動(dòng)器電路DRl的輸出電連接于M0SFET2HQ的柵電極HG。另一的驅(qū)動(dòng)器電路DR2的輸出電連接于M0SFET2LQ的柵電極LG。該控制電路CT以及2個(gè)驅(qū)動(dòng)器電路DR1、DR2形成于例如一個(gè)半導(dǎo)體芯片2S。此外，VDIN表示向驅(qū)動(dòng)器電路DR1、DR2的輸入電源。
[0077]另外，作為功率晶體管的M0SFET2HQ、2LQ，在輸入電源12的高電位(第I電源電位)供給用的端子(第I電源極端子)ETl與基準(zhǔn)電位(第2電源電位)供給用的端子(第2電源極端子)ET2之間串聯(lián)連接。另外，在連結(jié)電源電路10的M0SFET2HQ的源極HS與M0SFET2LQ的漏極LD的布線，設(shè)置有將輸出用電源電位向外部供給的輸出節(jié)點(diǎn)N。該輸出節(jié)點(diǎn)N經(jīng)由輸出布線與線圈15電連接，進(jìn)一步經(jīng)由輸出布線與負(fù)載14電連接。
[0078]即，M0SFET2HQ的源極HS.漏極HD路徑，在輸入電源12的高電位供給用的端子ETl與輸出節(jié)點(diǎn)(輸出端子)N之間串聯(lián)連接。另外，M0SFET2LQ的源極LS ?漏極LD路徑在輸出節(jié)點(diǎn)N與基準(zhǔn)電位供給用的端子ET2之間串聯(lián)連接。此外，圖1中M0SFET2HQ、2LQ中分別示出寄生二極管(內(nèi)部二極管)。
[0079]電源電路10中，通過一邊在M0SFET2HQ、2LQ取得同步一邊交替的進(jìn)行導(dǎo)通/截止，從而進(jìn)行電源電壓的轉(zhuǎn)換。即，高邊用的M0SFET2HQ導(dǎo)通時(shí)，電流(第I電流)11從端子ETl通過M0SFET2HQ流向輸出節(jié)點(diǎn)N。另一方面，高邊用的M0SFET2HQ截止時(shí)，電流12由于線圈15的反向電壓而流動(dòng)。在該電流12流動(dòng)時(shí)使低邊用的M0SFET2LQ導(dǎo)通，從而能夠減少電壓降低。
[0080]MOSFET (第I場效應(yīng)晶體管、功率晶體管)2HQ是高邊開關(guān)(高電位側(cè):第I工作電壓；以下、簡稱為高邊(high side))用的場效應(yīng)晶體管，具有用于在上述線圈15蓄積能量的開關(guān)功能。該高邊用的M0SFET2HQ形成于有別于半導(dǎo)體芯片2S的半導(dǎo)體芯片2H。
[0081]另一方面，MOSFET (第2場效應(yīng)晶體管、功率晶體管)2LQ是低邊開關(guān)(低電位側(cè):第2工作電壓；以下、簡稱為低邊(low side))用的場效應(yīng)晶體管，具有與來自控制電路CT的頻率同步地降低晶體管的電阻并進(jìn)行整流的功能。S卩，M0SFET2LQ是電源電路10的整流用的晶體管。
[0082]另外，如圖2所示，高邊用的M0SFET2HQ以及低邊用的M0SFET2LQ，例如由η溝道型場效應(yīng)晶體管形成。圖2是表示圖1所示的場效應(yīng)晶體管的元件構(gòu)造例的要部剖視圖。
[0083]圖2所示例子中，在例如由η型單晶硅形成的半導(dǎo)體基板WH的主面Wa上形成有η-型的外延層ΕΡ。該半導(dǎo)體基板WH以及外延層EP構(gòu)成M0SFET2HQ、2LQ的漏極區(qū)域(圖1所示的漏極2HD、2LD)。該漏極區(qū)域與在圖1所示的半導(dǎo)體芯片2H、2L的背面?zhèn)人纬傻穆╇姌O2HDP、2LDP電連接。
[0084]在外延層EP上形成有作為P-型的半導(dǎo)體區(qū)域的溝道形成區(qū)域CH，在該溝道形成區(qū)域CH上形成有作為η+型半導(dǎo)體區(qū)域的源極區(qū)域SR。而且，形成有從源極區(qū)域SR的上表面貫通溝道形成區(qū)域CH并到達(dá)外延層EP的內(nèi)部的溝道(開口部、槽)TRl。
[0085]另外，在溝道TRl的內(nèi)壁形成有柵絕緣膜GI。另外，在柵絕緣膜GI上形成有以填埋溝道TRl的方式層疊的柵電極HG、LG。柵電極HG、LG經(jīng)未圖示的引出布線與圖1所示的半導(dǎo)體芯片2H、2L的柵電極焊盤2HGP、2LGP電連接。
[0086]另外，在柵電極HG、LG所填埋的溝道TRl的、夾著源極區(qū)域SR的附近，形成有主體接觸用的溝道(開口部、槽)TR2。圖2所示的例子中，在溝道TRl的兩側(cè)形成有溝道TR2。另外，在溝道TR2的底部形成有作為p+型的半導(dǎo)體區(qū)域的主體接觸區(qū)域BC。通過設(shè)置主體接觸區(qū)域BC，能夠降低以源極區(qū)域SR為發(fā)射區(qū)域、以溝道形成區(qū)域CH為基極區(qū)域、以外延層EP為集電區(qū)域的寄生雙極晶體管的基極電阻。
[0087]此外，圖2所示的例子中，構(gòu)成為，通過形成主體接觸用的溝道TR2，從而主體接觸區(qū)域BC的上表面的位置與源極區(qū)域SR的下表面相比位于下方(溝道形成區(qū)域CH的下表面?zhèn)?。但是，圖示省略，作為變形例，也可以不形成主體接觸用的溝道TR2而按與源極區(qū)域SR大致相等的高度形成主體接觸區(qū)域BC。
[0088]另外，在源極區(qū)域SR以及柵電極HG、LG上形成有絕緣膜IL。另外，在絕緣膜IL上以及包括主體接觸用的溝道TR2的內(nèi)壁在內(nèi)的區(qū)域形成有遮蔽導(dǎo)體膜BM。另外，在遮蔽導(dǎo)體膜BM上形成有布線CL。布線CL與在圖1所示的半導(dǎo)體芯片2H、2L的表面所形成的源電極焊盤2HSP、2LSP電連接。
[0089]另外，布線CL經(jīng)由遮蔽導(dǎo)體膜BM與源極區(qū)域SR以及主體接觸區(qū)域BC這兩方電連接。也就是，源極區(qū)域SR與主體接觸區(qū)域BC變?yōu)橥浑娢弧Ｓ纱?，能夠抑制由源極區(qū)域SR與主體接觸區(qū)域BC之間的電位差所引起的上述寄生雙極晶體管導(dǎo)通的情況。
[0090]另外，MOSFET2HQ、2LQ隔著溝道形成區(qū)域CH而在厚度方向上配置有漏極區(qū)域與源極區(qū)域SR，所以在厚度方向上形成有溝道(以下，稱為縱型溝道構(gòu)造)。該情況下，與沿主面Wa形成有溝道的場效應(yīng)晶體管相比較，能夠降低平面視圖中的元件的占有面積。因此，通過在高邊用的MOSFET2HQ中應(yīng)用上述縱型溝道構(gòu)造，從而能夠降低半導(dǎo)體芯片2H(參照圖1)的平面大小。
[0091]另外，在上述縱型溝道構(gòu)造的情況下，能夠增加平面視圖中每單位面積的溝道寬度，所以能夠降低導(dǎo)通電阻。尤其是，低邊用的MOSFET2LQ，其工作時(shí)的導(dǎo)通時(shí)間(施加電壓期間的時(shí)間)，比高邊用的MOSFET2HQ的導(dǎo)通時(shí)間長，看起來導(dǎo)通電阻所致的損失比開關(guān)損失大。因此，通過在低邊用的MOSFET2LQ應(yīng)用上述縱型溝道構(gòu)造，從而能夠減小低邊用的場效應(yīng)晶體管的導(dǎo)通電阻。其結(jié)果，因即使圖1所示的電源電路10中流動(dòng)的電流增大也能夠使電壓轉(zhuǎn)換效率提高這一點(diǎn)而優(yōu)選。
[0092]此外，圖2中，是表示場效應(yīng)晶體管的元件構(gòu)造的圖，圖1所示的半導(dǎo)體芯片2H、2L中，例如具有圖2所示那樣的元件構(gòu)造的多個(gè)場效應(yīng)晶體管并聯(lián)連接。由此，能夠構(gòu)成例如超過I安培那樣的大電流流動(dòng)的功率MOSFET。
[0093]<半導(dǎo)體器件>
[0094]接下來，關(guān)于圖1所示的半導(dǎo)體器件I的封裝體構(gòu)造進(jìn)行說明。圖3是圖1所示的半導(dǎo)體器件的俯視圖。另外，圖4是圖3所示的半導(dǎo)體器件的仰視圖。另外，圖5是表示卸下圖3所示的封固體的狀態(tài)下的半導(dǎo)體器件的內(nèi)部構(gòu)造的平面圖。另外，圖6是沿圖5的A-A線的剖視圖。另外，圖7是表示圖5所示的高邊用的半導(dǎo)體芯片的柵電極與引腳(lead)的連接狀態(tài)的放大剖視圖。另外，圖8是表示圖5所示的低邊用的半導(dǎo)體芯片的柵電極與引腳的連接狀態(tài)的放大剖視圖。此外，圖5以及圖6中，為了易于判斷將金屬條帶7R用后述的接合工具接合時(shí)所形成的壓線痕跡PBD的位置，而標(biāo)注用虛線包圍的陰影線，示意性地表示。
[0095]如圖3?圖8所示，半導(dǎo)體器件I具有多個(gè)半導(dǎo)體芯片2 (參照圖5、圖6)、分別搭載多個(gè)半導(dǎo)體芯片2的多個(gè)接片(tab)(芯片搭載部、焊盤)3(參照圖4?圖6)、以及作為外部端子的多個(gè)引腳(lead)4(參照圖4?圖6)。另外，多個(gè)半導(dǎo)體芯片2由一個(gè)封固體(樹脂體)5集中密封。通過這樣將多個(gè)半導(dǎo)體芯片2搭載于一個(gè)封固體5內(nèi)，從而能夠減小相鄰的半導(dǎo)體芯片2的離開距離，所以與將多個(gè)半導(dǎo)體芯片2分別密封地配置相比能夠降低安裝面積。
[0096]另外，多個(gè)半導(dǎo)體芯片2包括半導(dǎo)體芯片2H，半導(dǎo)體芯片2H中形成有作為使用該圖1說明了的電源電路10的高邊用的開關(guān)元件的MOSFET2HQ。如圖6所示，半導(dǎo)體芯片2H具有表面2Ha和位于與表面2Ha相反側(cè)的背面2Hb。另外，如圖5所示在半導(dǎo)體芯片2H的表面2Ha，形成有與圖1所示的源極HS相對應(yīng)的源電極焊盤(第I電極焊盤