量子點的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體集成電路制造工藝技術領域，尤其涉及一種量子點的制造方法。
【背景技術】
[0002]隨著半導體技術的發(fā)展，半導體器件特征尺寸在不斷減小，各種新材料和新器件結構也在不斷出現(xiàn)并實用化，半導體器件正由微米時代邁向納米時代。量子阱、量子線和量子點器件在納米電子、光電子領域有著越來越廣闊的應用前景。
[0003]量子點(quantumdots，QDs)是由有限數(shù)目的原子組成，三個維度尺寸均在納米數(shù)量級。量子點一般為球形或類球形，是由半導體材料(通常由IIB?VIA或IIIA?VA元素組成)制成的、穩(wěn)定直徑在2?20nm的納米粒子。量子點是在納米尺度上的原子和分子的集合體，既可由一種半導體材料組成，如由IIB-VIA族元素(如CdS、CdSe、CdTe、ZnSe等)或IIIA-VA族元素(如InP、InAs等)組成，也可以由兩種或兩種以上的半導體材料組成。作為一種新穎的半導體納米材料，量子點具有許多獨特的納米性質。
[0004]目前，關于量子點材料的制造方法，大致可分為三類:化學溶液生長法、外延發(fā)和電場約束法。半導體應用比較多的還是利用外延技術，該方法通過在一定的襯底上通過一定的方法形成成核中心，在外延出納米級的原子團，即量子點。但是，這種方法生長出的量子點的大小、位置都具有一定的隨機性，是一種無序的生長模式，較難用于大規(guī)模制造。
[0005]中國專利CN 102299056B提供了一種三族氮化物量子點結構的制備方法，該方法需要在襯底上形成碳納米管陣列，隨后在碳納米管陣列間隙處生長量子點，可見該方法相對復雜，且必須借助碳納米管，生長出量子點的大小、位置也難以控制。

【發(fā)明內容】

[0006]本發(fā)明的目的在于彌補上述現(xiàn)有技術的不足，提供一種量子點的制造方法，可以精確控制量子點的大小和位置，適用于大規(guī)模制造。
[0007]為實現(xiàn)上述目的，本發(fā)明提供一種量子點的制造方法，其包括以下步驟:
[0008]步驟SOI，在硅襯底上依次形成電子材料層、第一硬掩模層、第二硬掩模層、第一圖形化材料層；
[0009]步驟S02，光刻刻蝕所述第一圖形化材料層停留在所述第二硬掩模層上，形成第一圖形化材料層線條；
[0010]步驟S03，在所述第一圖形化材料層線條兩側形成第一側墻，隨后去除第一側墻中間的第一圖形化材料層線條；
[0011]步驟S04，以所述第一側墻為掩?？涛g所述第二硬掩模層，形成第二硬掩模層線條;
[0012]步驟S05，在形成有第二硬掩模層線條的硅襯底上形成第二圖形化材料層；
[0013]步驟S06，光刻刻蝕所述第二圖形化材料層停留在所述第一硬掩模層上，形成與所述第二硬掩模層線條相交的第二圖形化材料層線條；
[0014]步驟S07，在所述第二圖形化材料層線條兩側形成第二側墻，隨后去除第二側墻中間的第二圖形化材料層線條；
[0015]步驟S08，以所述第二側墻為掩?？涛g所述第二硬掩模層，形成第二硬掩模層塊；
[0016]步驟S09，以所述第二硬掩模層塊為掩?？涛g所述第一硬掩模層以及電子材料層，并去除所有第一硬掩模層和第二硬掩模層，形成電子材料的量子點。
[0017]進一步地，步驟S06中第二圖形化材料層線條與第二硬掩模層線條相互垂直，步驟S08中形成的為第二硬掩模層方塊。
[0018]進一步地，所述制造方法還包括通過控制第一圖形化材料層線條和/或第二圖形化材料層線條的寬度，來確定形成的量子點的間距。
[0019]進一步地，所述第一圖形化材料層和/或第二圖形化材料選自APF(Advancedpatterningfilm)材料、TEOS(正娃酸乙醋)、多晶娃或無定型娃。
[0020]進一步地，所述第一側墻和第二側墻通過原子層淀積工藝(ALD)形成。
[0021]進一步地，所述第一側墻和第二側墻的厚度為l-100nm。
[0022]進一步地，所述第一側墻和第二側墻為氮化硅或二氧化硅。
[0023]進一步地，步驟S03包括淀積氮化硅，并去除所述第一圖形化材料層線條頂部和第二硬掩模層表面的氮化硅，保留第一圖形化材料層線條兩側的氮化硅以形成第一側墻，步驟S04還包括形成第二硬掩模層線條之后去除第一側墻。
[0024]進一步地，步驟S07包括淀積氮化硅，并去除所述第二圖形化材料層線條頂部和第一硬掩模層表面的氮化硅，保留第二圖形化材料層線條兩側的氮化硅以形成第二側墻，步驟S08還包括形成第二硬掩模層塊之后去除第二側墻。
[0025]進一步地，所述電子材料層選自IIB?VIA族或IIIA?VA族元素。
[0026]進一步地，所述電子材料層的厚度為l-100nm。
[0027]本發(fā)明提供的量子點制造方法，利用在光刻刻蝕后第一圖形化材料層線條的兩側形成第一側墻，第一側墻厚度即為后續(xù)制得量子點的一維尺寸，隨后在第二圖形化材料層的兩側形成第二側墻，第二側墻厚度即為量子點另一個一維尺寸，由此來精確控制量子點的大小，而通過第一圖形化材料層線條和第二圖形化材料層線條的位置及寬度，可以精確控制量子點的位置和間距。本發(fā)明適用于大規(guī)模生產(chǎn)制造。
【附圖說明】
[0028]為能更清楚理解本發(fā)明的目的、特點和優(yōu)點，以下將結合附圖對本發(fā)明的較佳實施例進行詳細描述，其中:
[0029]圖1是本發(fā)明量子點制造方法的流程示意圖；
[0030]圖2至圖10為本發(fā)明量子點制造方法的各步驟示意圖。
【具體實施方式】
[0031]請參閱圖1，并同時參閱圖2至圖10，本實施例的量子點制造方法包括以下步驟:
[0032]步驟S01，如圖2所示，在硅襯底10上依次形成電子材料層11、第一硬掩模層12、第二硬掩模層13、第一圖形化材料層14，并涂布后續(xù)光刻刻蝕工藝所需抗反射層15和光刻膠16。
[0033]本實施例中，電子材料層可選自IIB?VIA族或IIIA?VA族元素等常用于制備量子點的材料，電子材料層的厚度可根據(jù)需要進行調整，較佳地為Ι-lOOnm，更佳地為l-20nm，以保證在高度的維度上為量子點尺寸。本實施例中，第一圖形化材料層以及后續(xù)的第二圖形化材料層可以選自APF材料、TEOS、多晶硅和無定型硅。本步驟各層次的形成工藝可參照現(xiàn)有技術。
[0034]步驟S02，如圖3所示，光刻刻蝕第一圖形化材料層14并停留在第二硬掩模層13上，形成第一圖形化材料層線條141。
[0035]本步驟可采用本領域常規(guī)手段進行光刻刻蝕，形成的第一圖形化材料層線條寬度決定后續(xù)形成的量子點的間距，可根據(jù)實際需要進行調整。本步驟可包括隨后對第一圖形化材料層線條141上方抗反射層和光刻膠的而去除。
[0036]步驟S03，如圖4至圖6所示，在第一圖形化材料層線條141兩側形成第一側墻142，隨后去除第一側墻142中間的第一圖形化材料層線條141。
[0037]本步驟中，第一側墻的材料優(yōu)選但不限于氮化硅、二氧化硅，淀積工藝優(yōu)選但不限于原子層淀積工藝。具體地，本步驟可依次包括:淀積一層氮化硅薄膜，如圖4所示；回刻去除第一圖形化材料層線條141頂部以及第二硬掩模層13表面的氮化硅，保留第一圖形化材料層線條141兩側的氮化硅以形成第一側墻142，如圖