芯片堆疊半導(dǎo)體封裝件及其制造方法
【專利說明】芯片堆疊半導(dǎo)體封裝件及其制造方法
[0001]本申請要求在2013年10月16日提交到韓國知識產(chǎn)權(quán)局的第10_2013_0123599號韓國專利申請的權(quán)益，該韓國專利申請的公開通過引用被全部包含于此。
技術(shù)領(lǐng)域
[0002]發(fā)明構(gòu)思涉及一種半導(dǎo)體封裝件和/或一種制造該半導(dǎo)體封裝件的方法，例如，涉及一種包括彼此堆疊的多個芯片的芯片堆疊半導(dǎo)體封裝件和/或一種制造該芯片堆疊半導(dǎo)體封裝件的方法。
【背景技術(shù)】
[0003]半導(dǎo)體產(chǎn)業(yè)指以低成本來制造具有緊湊的設(shè)計(jì)、多功能、高儲存容量和高可靠性的半導(dǎo)體裝置為目標(biāo)的公司的集合?？梢詫?shí)現(xiàn)這些目標(biāo)的一項(xiàng)重要的技術(shù)就是半導(dǎo)體封裝技術(shù)。在半導(dǎo)體封裝技術(shù)中，提出了將包括彼此堆疊的多個芯片的芯片堆疊半導(dǎo)體封裝件作為用來實(shí)現(xiàn)這些目標(biāo)的方法。

【發(fā)明內(nèi)容】

[0004]發(fā)明構(gòu)思提供一種可以通過堆疊多個芯片而具有緊湊的設(shè)計(jì)、多功能和高儲存容量的芯片堆疊半導(dǎo)體封裝件。
[0005]發(fā)明構(gòu)思還提供一種以低成本制造芯片堆疊半導(dǎo)體封裝件的方法。
[0006]根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，提供有一種芯片堆疊半導(dǎo)體封裝件，所述芯片堆疊半導(dǎo)體封裝件包括:第一芯片，具有第一前表面、第一后表面以及位于第一前表面上的第一連接構(gòu)件，第一后表面與第一前表面背對；第二芯片，具有第二前表面、第二后表面、第二連接構(gòu)件以及電連接到第二連接構(gòu)件的第一硅通孔(TSV)，第二后表面與第二前表面背對，第二連接構(gòu)件位于第二前表面上；第一密封構(gòu)件，位于第一前表面與第二前表面之間，第一密封構(gòu)件填充第一連接構(gòu)件與第二連接構(gòu)件之間的空間，第一芯片的第一連接構(gòu)件和第二芯片的第二連接構(gòu)件相對于彼此對稱。
[0007]第一密封構(gòu)件可以位于第一連接構(gòu)件與第二連接構(gòu)件之間的連接部分上，第一密封構(gòu)件還位于第二芯片的側(cè)表面上。
[0008]芯片堆疊半導(dǎo)體封裝件還可包括位于第二芯片的第二后表面上的第三連接構(gòu)件。第三連接構(gòu)件將第一芯片和第二芯片連接到主芯片和板基底中的一個。芯片堆疊半導(dǎo)體封裝件還可包括電連接到第三連接構(gòu)件和至少一個第三芯片的第四連接構(gòu)件。
[0009]芯片堆疊半導(dǎo)體封裝件還可包括位于第三芯片的第三后表面上的第五連接構(gòu)件。芯片堆疊半導(dǎo)體封裝件還可包括填充第三連接構(gòu)件與第四連接構(gòu)件之間的空間的第二密封構(gòu)件。第二密封構(gòu)件可以位于第三連接構(gòu)件與第四連接構(gòu)件之間的連接部分上，第二密封構(gòu)件可以位于第三芯片的側(cè)表面上。
[0010]第一芯片的尺寸可以大于或等于第二芯片的尺寸。第一芯片的厚度可以大于或等于第二芯片的厚度。
[0011]第一芯片的第一后表面和側(cè)表面可以被暴露。第二芯片的側(cè)表面可以被暴露。
[0012]第一密封構(gòu)件可以是底部填充件、粘附劑和成型構(gòu)件中的至少一個。
[0013]根據(jù)發(fā)明構(gòu)思的示例實(shí)施例，提供一種芯片堆疊半導(dǎo)體封裝件，所述芯片堆疊半導(dǎo)體封裝件包括:第一芯片，包括具有第一前表面和與第一前表面背對的第一后表面的第一主體層和形成在第一前表面上的第一連接構(gòu)件；第二芯片，包括具有第二前表面和與第二前表面背對的第二后表面的第二主體層、在第二主體層中的第一硅通孔(TSV)、位于第二前表面上以面對第一前面的第二連接構(gòu)件以及位于第二芯片的第二后表面上的第三連接構(gòu)件，第二連接構(gòu)件電連接到第一 TSV，第三連接構(gòu)件電連接到第一 TSV ;第一密封構(gòu)件，位于第一前表面與第二前表面之間，第一密封構(gòu)件填充第一連接構(gòu)件與第二連接構(gòu)件之間的空間。
[0014]芯片堆疊半導(dǎo)體封裝件還包括:至少一個第三芯片，位于第二芯片的第二后表面上，第三芯片包括具有第三前表面和與第三前表面背對的第三后表面的第三主體層、位于第三主體層中的第二 TSV以及位于第三前表面上以面對第二后表面并電連接到第三連接構(gòu)件的第四連接構(gòu)件；第二密封構(gòu)件，位于第二后表面與第三前表面之間，第二密封構(gòu)件填充第三連接構(gòu)件與第四連接構(gòu)件之間的空間，第一芯片的第一連接構(gòu)件與第二芯片的第二連接構(gòu)件相對于彼此對稱。
[0015]第一 TSV和第二 TSV分別完全地穿過第二主體層和第三主體層。
[0016]第一 TSV和第二 TSV分別部分地穿過第二主體層和第三主體層，多層布線圖案通過絕緣層絕緣，并位于第一 TSV和第二 TSV上，多層布線圖案電連接到第一 TSV和第二 TSV。
[0017]第五連接構(gòu)件可以位于第三芯片的第三后表面上。第五連接構(gòu)件將第一芯片至第三芯片連接到主芯片和板基底中的一個。
[0018]第一密封構(gòu)件可以位于第一連接構(gòu)件與第二連接構(gòu)件之間的連接部分上，第一密封構(gòu)件位于第二芯片的側(cè)表面上，第二密封構(gòu)件位于第三連接構(gòu)件與第四連接構(gòu)件之間的連接部分上，第二密封構(gòu)件位于第三芯片的側(cè)表面上。
[0019]第一芯片的厚度可以大于或等于第三芯片的厚度。
[0020]第一芯片的第一后表面和側(cè)表面可以被暴露,第二芯片和第三芯片中的每個的側(cè)表面可以被暴露。
[0021]根據(jù)發(fā)明構(gòu)思的另一個示例實(shí)施例，提供一種制造芯片堆疊半導(dǎo)體封裝件的方法，所述方法包括:制備基體晶圓，基體晶圓包括多個第一芯片，所述多個第一芯片中的每個具有第一前表面、與第一前表面背對的第一后表面以及位于第一前表面上的第一連接構(gòu)件；制備多個第二芯片，所述多個第二芯片中的每個具有第二前表面、與第二前表面背對的第二后表面、位于第二前表面上的第二連接構(gòu)件；在所述多個第一芯片上堆疊所述多個第二芯片，使得第二連接構(gòu)件電連接到第一前表面與第二前表面之間的第一連接構(gòu)件；通過利用第一密封構(gòu)件來密封形成在基體晶圓上的所述多個第二芯片；在所述多個第二芯片中的每個中形成電連接到第二連接構(gòu)件的第一硅通孔(TSV);將形成在基體晶圓上的所述多個第一芯片和所述多個第二芯片分離，其中，所述多個第一芯片中的每個的第一連接構(gòu)件和所述多個第二芯片中的每個的第二連接構(gòu)件相對于彼此以對稱的方式布置。
[0022]在形成第一 TSV之后，所述方法還可包括在所述多個第二芯片中的每個的第二后表面上形成連接到第一 TSV的第三連接構(gòu)件。
[0023]所述方法還可包括將至少一個第三芯片附著到所述多個第二芯片中的每個，其中，所述至少一個第三芯片中的每個具有第三前表面、與第三前表面背對的第三后表面以及位于第三前表面上的第四連接構(gòu)件，第四連接構(gòu)件電連接到第二后表面與第三前表面之間的第三連接構(gòu)件。
[0024]所述方法還可包括:利用第二密封構(gòu)件密封所述至少一個第三芯片；形成電連接到第三連接構(gòu)件的第二 TSV，第二 TSV位于所述至少一個第三芯片中。
[0025]將所述多個第一芯片和第二芯片分離的方法包括切割基體晶圓以在所述多個第二芯片中的每個的側(cè)表面上形成第一密封構(gòu)件。
[0026]將所述多個第一芯片和第二芯片分離的方法可包括切割晶圓以暴露多個第二芯片中的每一個的側(cè)表面。
[0027]根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例，提供一種制造芯片堆疊半導(dǎo)體封裝件的方法，所述方法包括:制備基體晶圓，基體晶圓包括多個第一芯片，所述多個第一芯片中的每個具有第一前表面、與第一前表面背對的第一后表面以及位于第一前表面上的第一連接構(gòu)件；制備多個第二芯片，所述多個第二芯片中的每個具有第二前表面、與第二前表面背對的第二后表面、位于第二前表面上的第二連接構(gòu)件以及位于所述多個第二芯片的每個中的第一硅通孔(TSV)，第一 TSV電連接到第二連接構(gòu)件；在所述多個第一芯片上堆疊所述多個第二芯片，使得第一連接構(gòu)件和第二連接構(gòu)件相對于彼此對稱；將第二連接構(gòu)件電連接到第一前表面與第二前表面之間的第一連接構(gòu)件；通過利用第一密封構(gòu)件來密封所述多個第二芯片；在所述多個第二芯片中的每個的第二后表面上形成第三連接構(gòu)件，第三連接構(gòu)件連接到第一 TSV;將至少一個第三芯片附著到所述多個第二芯片中的每個，所述至少一個第三芯片具有第三前表面、與第三前表面背對的第三后表面、位于第三前表面上的第四連接構(gòu)件以及連接到第四連接構(gòu)件的第二 TSV，第二 TSV將第四連接構(gòu)件電連接到第二后表面與第三前表面之間的第三連接構(gòu)件；利用第二密封構(gòu)件來密封所述至少一個第三芯片；將所述多個第一芯片、所述多個第二芯片和所述至少一個第三芯片分離。
[0028]將所述多個第一芯片、所述多個第二芯片和所述至少一個第三芯片分離的方法可包括切割基體晶圓以在所述多個第二芯片的側(cè)表面和所述至少一個第三芯片的側(cè)表面上形成第一密封構(gòu)件和第二密封構(gòu)件。
[0029]將所述多個第一芯片、所述多個第二芯片和所述至少一個第三芯片分離的方法可包括切割基體晶圓以暴露所述多個第二芯片和所述至少一個第三芯片中的每個的側(cè)表面。
【附圖說明】
[0030]通過下面結(jié)合附圖的詳細(xì)描述，將更清楚地理解發(fā)明構(gòu)思的示例實(shí)施例，在附圖中:
[0031]圖1至圖13是用來說明根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的視圖；
[0032]圖14和圖15是用來說明根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的制造第二芯片的方法的剖視圖；
[0033]圖16和圖17是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0034]圖18至圖23是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0035]圖24和圖25是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0036]圖26是用來說明根據(jù)發(fā)明構(gòu)思的另一示例性實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0037]圖27是用來說明根據(jù)發(fā)明構(gòu)思的另一示例性實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0038]圖28是用于用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0039]圖29至圖32C是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0040]圖33和圖34是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0041]圖35和圖36是用來說明根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的制造在制造芯片堆疊半導(dǎo)體封裝件的方法中使用的第二芯片的方法的剖視圖；
[0042]圖37A至圖37F是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造在制造芯片堆疊半導(dǎo)體封裝件的方法中使用的第二芯片的方法的剖視圖；
[0043]圖38是用來說明根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的制造在制造芯片堆疊半導(dǎo)體封裝件的方法中使用的第二芯片的方法的剖視圖；
[0044]圖39A和圖39B是示出根據(jù)發(fā)明構(gòu)思的一些示例實(shí)施例的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0045]圖40是示出根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0046]圖41是示出根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0047]圖42是示出根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的芯片堆疊半導(dǎo)體封裝件的剖視圖；
[0048]圖43是示出根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的包括芯片堆疊半導(dǎo)體封裝件的存儲卡的框圖；以及
[0049]圖44是示出根據(jù)發(fā)明構(gòu)思的另一示例實(shí)施例的包括芯片堆疊半導(dǎo)體封裝件的電子系統(tǒng)的框圖。
【具體實(shí)施方式】
[0050]如這里使用的，術(shù)語“和/或”包括一個或多個相關(guān)所列項(xiàng)目的任意和所有組合。當(dāng)諸如“……中的至少一個(種)”的表述在一列元件之后時，修飾的是整列元件而不是修飾該列元件中的單個元件。
[0051 ] 現(xiàn)在將參照附圖更充分地描述發(fā)明構(gòu)思，在附圖中示出了發(fā)明構(gòu)思的示例實(shí)施例。
[0052]在下文中，現(xiàn)在將參照附圖更充分地描述發(fā)明構(gòu)思，在附圖中示出了發(fā)明構(gòu)思的元件。然而，發(fā)明構(gòu)思可以以許多不同的形式實(shí)施，并且不應(yīng)該被解釋為局限于在這里闡釋的示例實(shí)施例。相反，提供示例實(shí)施例，使得本公開將是徹底的且完整的，且將把發(fā)明構(gòu)思的范圍充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。此外，為了清楚和便于說明起見，夸大了附圖中每個層的厚度或尺寸。
[0053]將理解的是，當(dāng)諸如層、區(qū)域或基底的元件被稱作在另一元件“上”、“連接到”或“結(jié)合到”另一元件時，該元件可以直接在另一元件上、直接連接到或直接結(jié)合到所述另一元件，或者可以存在中間元件。相反，當(dāng)元件被稱作“直接在”另一元件或?qū)印吧稀薄ⅰ爸苯舆B接到”或“直接結(jié)合到”另一元件或?qū)訒r，不存在中間元件。同樣的附圖標(biāo)記始終指示同樣的元件。
[0054]將理解的是，雖然術(shù)語第一、第二、第三等在這里可用于描述各種構(gòu)件、部件、區(qū)域、層和/或部分，但是這些構(gòu)件、部件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語的限制。這些術(shù)語僅用于將一個構(gòu)件、部件、區(qū)域、層或部分與另一構(gòu)件、部件、區(qū)域、層或部分區(qū)分開來。因此，在不脫離示例實(shí)施例教導(dǎo)的情況下，下面討論的第一構(gòu)件、第一部件、第一區(qū)域、第一層或第一部分可被稱為第二構(gòu)件、第二部件、第二區(qū)域、第二層或第二部分。
[0055]為了便于描述，在這里可使用如“在…上方”、“上面的”、“在…之下”、“在……下方”、“下面的”等的空間相對術(shù)語來描述如在附圖中所示的一個元件與另一個元件的關(guān)系。將理解的是，空間相對術(shù)語意在包含除了在附圖中描述的方位之外的裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉(zhuǎn)，則描述為“在”其它元件“下面”或“下方”的元件隨后將被定位為“在”其它元件“上方”。因此，示例性術(shù)語“在…上方”可包括“在…上方”和“在…下方”兩種方位。裝置可被另外地定位(旋轉(zhuǎn)90度或在其它方位處)，并相應(yīng)地解釋在這里使用的空間相對描述。
[0056]在這里使用的術(shù)語僅為了描述具體實(shí)施例的目的，并不意在成為示例實(shí)施例的限制。如在這里使用的，除非上下文另外清楚地表明，否則單數(shù)形式的“一個(種)”和“所述(該)”也意在包括復(fù)數(shù)形式。還將理解的是，這里使用的術(shù)語“包含”和/或“包括”說明存在所述特征、整體、步驟、操作、構(gòu)件、組件和/或它們的組，但不排除存在或附加一個或更多個其它特征、整體、步驟、操作、構(gòu)件、組件和/或它們的組。
[0057]在這里參照示例實(shí)施例的示意圖的剖視圖來描述示例實(shí)施例。如此,預(yù)料到示圖的形狀將出現(xiàn)由例如制造技術(shù)和/或公差導(dǎo)致的變化。因此，示例實(shí)施例不應(yīng)該被解釋為局限于在這里示出的區(qū)域的具體形狀，而是可以包括由于例如制造導(dǎo)致的形狀偏差。下面的實(shí)施例可以被實(shí)現(xiàn)為一個或更多個實(shí)施例中的一個或其組合。
[0058]圖1至圖13是用來說明根據(jù)發(fā)明構(gòu)思的示例實(shí)施例的制造芯片堆疊半導(dǎo)體封裝件的方法和通過利用該方法制造的芯片堆疊半導(dǎo)體封裝件的視圖。圖1、圖3以及圖5至圖13是剖視圖，圖2和圖4是平面圖。
[0059]參照圖1和圖2，制備包括多個第一芯片100的基體晶圓10。通過以晶圓級同時形成多個第一芯片100來完成基體晶圓10。
[0060]在基體晶圓10中，用CRl表示第一芯片區(qū)域的尺寸。第一芯片區(qū)域的尺