模塊集成電路封裝結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種模塊集成電路封裝結(jié)構(gòu)及其制作方法，尤指一種具有電性屏蔽功 能的模塊集成電路封裝結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002] 近幾年來，科技的快速成長(zhǎng)，使得各種產(chǎn)品紛紛朝向結(jié)合科技的應(yīng)用，并且還不斷 地在進(jìn)步發(fā)展當(dāng)中。此外由于產(chǎn)品的功能越來越多，使得目前大多數(shù)的產(chǎn)品都是采用模塊 化的方式來整合設(shè)計(jì)。然而，在產(chǎn)品中整合多種不同功能的模塊，雖然得以使產(chǎn)品的功能大 幅增加，但是在現(xiàn)今講究產(chǎn)品小型化及精美外觀的需求之下，要如何設(shè)計(jì)出兼具產(chǎn)品體積 小且多功能的產(chǎn)品，便是目前各行各業(yè)都在極力研究的目標(biāo)。
[0003] 而在半導(dǎo)體制造方面，便是不斷地通過制程技術(shù)的演進(jìn)以越來越高階的技術(shù)來制 造出體積較小的芯片或元件，以使應(yīng)用的模塊廠商相對(duì)得以設(shè)計(jì)出較小的功能模塊，進(jìn)而 可以讓終端產(chǎn)品作為更有效的利用及搭配。而目前的已知技術(shù)來看，大部分的應(yīng)用模塊仍 是以印刷電路板、環(huán)氧樹脂基板或BT(BismaleimideTriazine)基板等不同材質(zhì)的基板來 作為模塊的主要載板，而所有芯片、元件等零件再通過表面黏著技術(shù)（SMT)等打件方式來黏 著于載板的表面。于是載板純粹只是用以當(dāng)載具而形成電路連接之用，其中的結(jié)構(gòu)也只是 用以作為線路走線布局的分層結(jié)構(gòu)。
[0004] 再者，隨著射頻通信技術(shù)的發(fā)展，意味著無線通信元件于電路設(shè)計(jì)上必須更嚴(yán)謹(jǐn) 與效能最佳化。無線通信產(chǎn)品大都要求重量輕、體積小、高質(zhì)量、低價(jià)位、低消耗功率及高可 靠度等特點(diǎn)，這些特點(diǎn)促進(jìn)了射頻/微波集成電路的技術(shù)開發(fā)與市場(chǎng)成長(zhǎng)。而無線通信產(chǎn) 品中無線模塊的電磁屏蔽功能及品質(zhì)要求相對(duì)顯得重要，以確保信號(hào)不會(huì)彼此干擾而影響 到通信品質(zhì)。
[0005] 已知無線模塊或其他需要作電磁屏蔽的電路模塊，其必須依據(jù)所需應(yīng)用而加設(shè)電 磁屏蔽的結(jié)構(gòu)，例如電磁屏蔽金屬蓋體設(shè)計(jì)。而電磁屏蔽結(jié)構(gòu)的尺寸大小又必須配合不同 的模塊，以使得線路中的信號(hào)源能被隔離及隔絕。但此種已知的電磁屏蔽金屬蓋體必須針 對(duì)不同的模塊或裝置進(jìn)行設(shè)計(jì)制作，使已知電磁屏蔽金屬蓋體需耗費(fèi)較多的工時(shí)、人力與 成本。
[0006] 此外，上述已知電磁屏蔽金屬蓋體的另一缺陷為需要作電磁屏蔽的電子電路或裝 置的大小、形狀、區(qū)塊不一，如需針對(duì)每一個(gè)不同大小、形狀、區(qū)塊的模塊予以制作手工模 具、進(jìn)行沖壓加工及逐步元件封裝，則使得電磁屏蔽金屬蓋體的制作困難且無法適用于快 速生產(chǎn)的生產(chǎn)在線，而得使已知電磁屏蔽金屬蓋體生產(chǎn)的經(jīng)濟(jì)效益與產(chǎn)業(yè)利用性降低。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明實(shí)施例在于提供一種具有電性屏蔽功能的模塊集成電路封裝結(jié)構(gòu)及其制 作方法，其可有效解決"已知使用電磁屏蔽金屬蓋體"的缺陷。
[0008] 本發(fā)明其中一實(shí)施例所提供的一種具有電性屏蔽功能的模塊集成電路封裝結(jié)構(gòu)， 其包括：一基板單元、一電子單元、一封裝單元及一屏蔽單元。所述基板單元包括一具有 一外環(huán)繞周圍的電路基板、一設(shè)置在所述電路基板內(nèi)部且被所述電路基板完全包覆的接地 層、及一設(shè)置在所述電路基板內(nèi)部且電性連接于所述接地層的內(nèi)導(dǎo)電結(jié)構(gòu)，其中所述內(nèi)導(dǎo) 電結(jié)構(gòu)包括多個(gè)內(nèi)導(dǎo)電層，且每一個(gè)所述內(nèi)導(dǎo)電層具有一直接接觸所述接地層的第一末端 及一相反于所述第一末端且從所述電路基板的所述外環(huán)繞周圍裸露的第二末端。所述電子 單元包括多個(gè)設(shè)置在所述電路基板上且電性連接于所述電路基板的電子元件，其中多個(gè)所 述電子元件通過所述電路基板以電性連接于所述接地層。所述封裝單元包括一設(shè)置在所述 電路基板上且覆蓋多個(gè)所述電子元件的封裝膠體。所述屏蔽單元包括一披覆在所述封裝膠 體的外表面上及所述電路基板的所述外環(huán)繞周圍上的金屬屏蔽層，其中所述金屬屏蔽層直 接接觸每一個(gè)所述內(nèi)導(dǎo)電層的所述第二末端，且所述接地層直接通過所述內(nèi)導(dǎo)電結(jié)構(gòu)以電 性連接于所述金屬屏蔽層。
[0009] 本發(fā)明另外一實(shí)施例所提供的一種具有電性屏蔽功能的模塊集成電路封裝結(jié)構(gòu)， 其包括：一基板單元、一電子單元、一封裝單元及一屏蔽單元。所述基板單元包括一具有一 外環(huán)繞周圍的電路基板及一設(shè)置在所述電路基板內(nèi)部的接地層，其中所述接地層從所述電 路基板的所述外環(huán)繞周圍裸露。所述電子單元包括多個(gè)設(shè)置在所述電路基板上且電性連接 于所述電路基板的電子元件，其中多個(gè)所述電子元件通過所述電路基板以電性連接于所述 接地層。所述封裝單元包括一設(shè)置在所述電路基板上且覆蓋多個(gè)所述電子元件的封裝膠 體。所述屏蔽單元包括一披覆在所述封裝膠體的外表面上及所述電路基板的所述外環(huán)繞周 圍上的金屬屏蔽層，其中所述金屬屏蔽層直接接觸從所述電路基板的所述外環(huán)繞周圍所裸 露的所述接地層，以使得多個(gè)所述電子元件直接通過所述接地層以電性連接于所述金屬屏 蔽層。
[0010] 本發(fā)明另外再一實(shí)施例所提供的一種具有電性屏蔽功能的模塊集成電路封裝結(jié) 構(gòu)的制作方法，其包括下列步驟：提供一初始基板，所述初始基板包括多個(gè)彼此相連且呈矩 陣排列的基板單元，其中每一個(gè)所述基板單元包括一電路基板、一設(shè)置在所述電路基板內(nèi) 部且被所述電路基板完全包覆的接地層、一設(shè)置在所述電路基板內(nèi)部且電性連接于所述接 地層的內(nèi)導(dǎo)電結(jié)構(gòu)，其中所述內(nèi)導(dǎo)電結(jié)構(gòu)包括多個(gè)內(nèi)導(dǎo)電層，且每一個(gè)所述內(nèi)導(dǎo)電層具有 一直接接觸所述接地層的第一末端及一相反于所述第一末端的第二末端；將多個(gè)電子單元 分別設(shè)置在多個(gè)所述基板單元的多個(gè)所述電路基板上，其中每一個(gè)所述電子單元包括多個(gè) 設(shè)置在相對(duì)應(yīng)的所述電路基板上且電性連接于相對(duì)應(yīng)的所述電路基板的電子元件，并且每 一個(gè)所述電子單元的多個(gè)所述電子元件通過相對(duì)應(yīng)的所述電路基板以電性連接于相對(duì)應(yīng) 的所述接地層；形成一初始封裝單元于所述初始基板上，以覆蓋多個(gè)所述電子單元，其中所 述初始封裝單元包括多個(gè)彼此相連的封裝膠體，且每一個(gè)所述封裝膠體設(shè)置在相對(duì)應(yīng)的所 述電路基板上且覆蓋多個(gè)相對(duì)應(yīng)的所述電子元件；形成多個(gè)同時(shí)貫穿所述初始基板及所述 初始封裝單元的貫穿孔，以裸露每一個(gè)所述內(nèi)導(dǎo)電層的所述第二末端；沿著多個(gè)所述貫穿 孔來切割所述初始基板及所述初始封裝單元，以分離多個(gè)所述基板單元及分離多個(gè)所述封 裝膠體；以及，形成多個(gè)金屬屏蔽層，其中每一個(gè)所述金屬屏蔽層披覆在相對(duì)應(yīng)的所述封裝 膠體的外表面上及相對(duì)應(yīng)的所述電路基板的一外環(huán)繞周圍上，且每一個(gè)所述金屬屏蔽層直 接接觸相對(duì)應(yīng)的所述基板單元的所述內(nèi)導(dǎo)電層的所述第二末端。
[0011] 為使能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說 明與附圖，然而所附圖式僅提供參考與說明用，并非用來對(duì)本發(fā)明加以限制者。
【附圖說明】
[0012] 圖1為本發(fā)明第一實(shí)施例所披露的一種具有電性屏蔽功能的模塊集成電路封裝 結(jié)構(gòu)的制作方法的流程圖。
[0013] 圖2為本發(fā)明第一實(shí)施例的模塊集成電路封裝結(jié)構(gòu)的制作方法的步驟S100的上 視不意圖。
[0014] 圖3為圖2的A-A割面線的剖面示意圖。
[0015] 圖4為本發(fā)明第一實(shí)施例的模塊集成電路封裝結(jié)構(gòu)的制作方法的步驟S102的剖 面示意圖。
[0016] 圖5為本發(fā)明第一實(shí)施例的模塊集成電路封裝結(jié)構(gòu)的制作方法的步驟S104的剖 面示意圖。
[0017] 圖6為本發(fā)明第一實(shí)施例的模塊集成電路封裝結(jié)構(gòu)的制作方法的步驟S106的上 視不意圖。
[0018] 圖7為圖6的B-B割面線的剖面示意圖。
[0019]圖8為本發(fā)明第一實(shí)施例的模塊集成電路封裝結(jié)構(gòu)的制作方法的步驟S108的剖 面示意圖。
[0020] 圖9為本發(fā)明第一實(shí)施例的模塊集成電路封裝結(jié)構(gòu)的制作方法的步驟S110及模 塊集成電路封裝結(jié)構(gòu)的剖面示意圖。
[0021] 圖10為本發(fā)明第一實(shí)施例的模塊集成電路封