測試結構及其形成方法、測試結構的測試方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，特別涉及一種測試結構及其形成方法、測試結構的測試方法。
【背景技術】
[0002]隨著半導體工業(yè)的進步，集成電路朝著更微小尺寸及更快的運算速度發(fā)展。當集成電路的尺寸日趨微小化之際，如何有效的進行元件的隔離，是集成電路發(fā)展的關鍵。淺溝槽隔離(shallow trench isolat1n, STI)技術制作由于滿足了提高集成度的要求，已經(jīng)基本代替占用面積過大的PN結隔離和由于“鳥嘴”效應元件形成區(qū)面積變小的硅局部氧化隔離技術。
[0003]下面結合圖1示出的淺溝槽隔離結構介紹淺溝槽隔離的制造方法。所述制造方法包括:
[0004]在硅襯底10上形成氮化硅14和作為溝槽腐蝕的掩模的二氧化硅圖形15 ；
[0005]在硅襯底上腐蝕出一溝槽11 ；
[0006]然后氧化位于溝槽11內(nèi)部的硅襯底表面，以形成薄氧化層(未圖示)，用于圓滑溝槽11的頂角和防止在硅表面引入的損傷；
[0007]在所述溝槽填充二氧化硅填充層13，之后通過化學機械研磨(CMP，ChemicalMechanical Polishing)工藝去除二氧化娃圖形15,并對娃襯底10進行平坦化；
[0008]在CMP工藝之后，通過濕法刻蝕去除用作阻擋層的氮化硅14。
[0009]然而，在淺溝槽隔離結構中，容易出現(xiàn)淺溝槽邊緣缺角(divot，如圖1中圓圈所表示的區(qū)域)的缺陷。具體地說，在通過濕法刻蝕(例如使用氫氟酸)去除氮化硅14的過程中，由于濕法刻蝕的各向同性，容易過度蝕刻硅襯底10和二氧化硅填充層13交界處，形成缺角。
[0010]由于所述缺角的存在，后續(xù)再在硅襯底上形成用作柵極的多晶硅層時，多晶硅層容易沉積于所述缺角處而造成多晶硅殘留。這種多晶硅殘留容易產(chǎn)生漏電流，或者使相鄰的兩條柵極發(fā)生橋接(bridge)。
[0011]現(xiàn)有測試方法雖然能檢測到橋接現(xiàn)象，但是無法判斷所述橋接現(xiàn)象是否由淺溝槽缺角缺陷造成。如何能判斷是否是淺溝槽缺角造成的柵極橋接，以更好地反映出芯片內(nèi)部的實際失效因素成為本領域技術人員亟待解決的問題之一。

【發(fā)明內(nèi)容】

[0012]本發(fā)明解決的問題是提供一種測試結構及其形成方法、測試結構的測試方法，以監(jiān)控淺溝槽缺角缺陷造成的柵極橋接現(xiàn)象，從而提高晶圓測試準確度。
[0013]為解決上述問題，本發(fā)明技術方案提供一種測試結構，包括:
[0014]基底；
[0015]位于所述基底上的第一測試鍵和第二測試鍵；
[0016]其中，所述第一測試鍵包括:
[0017]位于所述基底中的多個第一隔離結構，所述第一隔離結構為淺溝槽隔離結構；由所述多個第一隔離結構在所述基底中圍出的多個測試有源區(qū)，所述測試有源區(qū)為矩形，所述多個測試有源區(qū)呈陣列式排布，多個測試有源區(qū)沿陣列行、列方向間隔排布，且沿矩形對角線方向相鄰接，沿矩形對角線方向相鄰接的測試有源區(qū)頂點相重合，形成交界點；
[0018]位于所述基底表面的多條第一測試柵，所述多條第一測試柵平行排列，相鄰第一測試柵露出所述交界點；
[0019]所述第二測試鍵包括:
[0020]位于所述基底中的第二隔離結構；
[0021]位于所述第二隔離結構表面的多條第二測試柵，所述多條第二測試柵平行排列。
[0022]可選的，所述多個測試有源區(qū)的尺寸相同。
[0023]可選的，所述多條第一測試柵沿矩形對角線方向平行排布。
[0024]可選的，所述多條第一測試柵沿所述測試有源區(qū)陣列的行方向平行排列。
[0025]可選的，所述多條第一測試柵沿所述測試有源區(qū)陣列的列方向平行排列。
[0026]可選的，多條第一測試柵的寬度相同，均為第一特征尺寸。
[0027]可選的，多條第一測試柵的間距相同。
[0028]可選的，多條第二測試柵的寬度相同，均為第一特征尺寸。
[0029]可選的，多條第一測試之間的間距與第二測試柵之間的間距相同。
[0030]可選的，第一測試鍵中第一測試柵的數(shù)量與所述第二測試鍵中第二測試柵的數(shù)量相同。
[0031]可選的，所述測試鍵設置于晶圓的測試區(qū)，所述測試結構在晶圓上數(shù)量為一個或多個。
[0032]可選的，所述多條第一測試柵包括多條交替間隔排布的奇數(shù)第一測試柵和偶數(shù)第一測試柵，所述測試結構還包括第一連接柵極、第二連接柵極，所述第一連接柵極將所述多條奇數(shù)第一測試柵實現(xiàn)電連接，所述第二連接柵極將所述多條偶數(shù)第一測試柵實現(xiàn)電連接。
[0033]可選的，所述多條第二測試柵包括多條交替間隔排布的奇數(shù)第二測試柵和偶數(shù)第二測試柵，所述測試結構還包括第三連接柵極、第四連接柵極，所述第三連接柵極將所述多條奇數(shù)第二測試柵實現(xiàn)電連接，所述第四連接柵極將所述多條偶數(shù)第二測試柵實現(xiàn)電連接。
[0034]相應地，本發(fā)明還提供一種測試結構的形成方法，包括:
[0035]提供基底；
[0036]在基底上形成第一測試鍵；
[0037]在基底上形成第二測試鍵；
[0038]所述形成第一測試鍵的步驟包括:
[0039]在基底中形成多個第一隔離結構，所述第一隔離結構為淺溝槽隔離結構；
[0040]形成由所述多個第一隔離結構在所述基底中圍出的多個測試有源區(qū)，所述測試有源區(qū)為矩形，所述多個測試有源區(qū)呈陣列式排布，多個測試有源區(qū)沿陣列行、列方向間隔排布，且沿矩形對角線方向相鄰接，沿矩形對角線方向相鄰接的測試有源區(qū)頂點相重合，形成交界點；
[0041]在所述基底表面形成多條第一測試柵，所述多條第一測試柵平行排列，相鄰第一測試柵露出所述交界點；
[0042]所述形成第二測試鍵的步驟包括:
[0043]在所述基底中形成第二隔離結構；
[0044]在所述第二隔離結構表面形成多條第二測試柵，所述多條第二測試柵平行排列。
[0045]可選的，所述多條第一測試柵包括多條交替間隔排布的奇數(shù)第一測試柵和偶數(shù)第一測試柵，在所述基底表面形成第一連接柵極、第二連接柵極，所述第一連接柵極將所述多條奇數(shù)第一測試柵實現(xiàn)電連接，所述第二連接柵極將所述多條偶數(shù)第一測試柵實現(xiàn)電連接。
[0046]可選的，所述多條第二測試柵包括多條交替間隔排布的奇數(shù)第二測試柵和偶數(shù)第二測試柵，在所述第二隔離結構表面形成第三連接柵極、第四連接柵極，所述第三連接柵極將所述多條奇數(shù)第二測試柵實現(xiàn)電連接，所述第四連接柵極將所述多條偶數(shù)第二測試柵實現(xiàn)電連接。
[0047]可選的，在基底中形成多個第一隔離結構的步驟與在所述基底中形成第二隔離結構的步驟同時進行。
[0048]可選的，在所述基底表面形成多條第一測試柵的步驟與在所述第二隔離結構表面形成多條第二測試柵的步驟同時進行。
[0049]相應地，本發(fā)明還提供所述測試結構的測試方法，包括:
[0050]對相鄰兩條第一測試柵之間的電學性質(zhì)進行測試，得到第一電流值，基于第一電流值與電流值閾值的相對大小判斷第一測試柵之間是否有橋接；
[0051]對相鄰兩條第二測試柵之間的電學性質(zhì)進行測試，得到第二電流值，基于第二電流值與電流值閾值的相對大小判斷第二測試柵之間是否有橋接；
[0052]結合第一測試柵是否橋接的結果與第二測試柵是否橋接的結果，判斷發(fā)生橋接的原因是否為淺溝槽隔離缺角缺陷。
[0053]可選的，結合第一測試柵是否橋接的結果與第二測試柵是否橋接的結果，判斷發(fā)生橋接的原因是否為淺溝槽隔離缺角缺陷的步驟包括:
[0054]若第一測試鍵中發(fā)生橋接現(xiàn)象，第二測試鍵中沒有發(fā)生橋接現(xiàn)象，則造成橋接的原因為淺溝槽隔離缺角缺陷；
[0055]若第一測試鍵中沒有發(fā)生橋接現(xiàn)象，第二測試鍵中發(fā)生橋接現(xiàn)象，則造成橋接的原因不是淺溝槽隔離缺角缺陷。
[0056]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0057]在第一測試鍵中設置了多個測試有源區(qū)和淺溝槽隔離結構構成的交界面、交界點，所述交界面、交界點為缺角容易發(fā)生的位置，第一測試鍵的基底上還形成有多個露出所述交界點的多條第一測試柵；在第二測試鍵中設置第二隔離結構以及位于所述第二隔離結構上的多條第二測試柵，位于所述第二測試柵之間的只有第二隔離結構，不會出現(xiàn)缺角的缺陷，若測得所述第一測試柵之間發(fā)生橋接，而所述第二測試柵之間沒有發(fā)生橋接，則橋接為缺角造成的；若測得所述第一測試柵之間沒有發(fā)生橋接，而測得所述第二測試柵之間發(fā)生橋接，則橋接不是由缺角造成的，從而可以實現(xiàn)對橋接是否為缺角造成的判斷和分析，提高了晶圓測試的準確度。
[0058]進一步的，所述多條第一測試柵沿矩形對角線方向平行排布，這樣相鄰兩第一測試柵之間露出的區(qū)域既包含沿所述測試有源區(qū)陣列行方向的