半導(dǎo)體封裝結(jié)構(gòu)與其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)與其制造方法，且特別是有關(guān)于一種被動元件設(shè)置于貫孔中的半導(dǎo)體封裝結(jié)構(gòu)與其制造方法。
【背景技術(shù)】
[0002]在一般面板級扇出(fan-out)型半導(dǎo)體封裝結(jié)構(gòu)中，由于被動元件的厚度(一般約為330 μ m)與主動元件(芯片)的厚度(一般約為100?150 μ m)的差異，在封裝過程中須配合被動元件的厚度而使封裝結(jié)構(gòu)整體厚度增加，不僅限制了半導(dǎo)體封裝結(jié)構(gòu)的尺寸，同時也違背了現(xiàn)代電子設(shè)備追求輕、薄、短、小的趨勢。
[0003]此外，由于各元件間的材料不同而具有不同的楊氏系數(shù)(Young’s modulus),使得半導(dǎo)體封裝結(jié)構(gòu)在受熱時產(chǎn)生的形變量不同。但一般半導(dǎo)體封裝結(jié)構(gòu)中位在支撐基板(supporter)表面上的元件厚度太高,無法經(jīng)由支撐基板吸收其造成形變的應(yīng)力，使封裝結(jié)構(gòu)容易發(fā)生翅曲(warpage)的現(xiàn)象,破壞內(nèi)部的布線電路。
[0004]因此，如何制造一種半導(dǎo)體封裝結(jié)構(gòu)，同時兼顧封裝結(jié)構(gòu)的整體厚度并能解決翹曲現(xiàn)象，實為本領(lǐng)域積極努力的目標(biāo)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)與其制造方法，利用堆迭基板以及貫孔的設(shè)計，不僅能降低封裝結(jié)構(gòu)的整體厚度，同時也能配合不同厚度的被動元件進行封裝，并有效解決翹曲現(xiàn)象。
[0006]根據(jù)本發(fā)明的一方面，提出一種半導(dǎo)體封裝結(jié)構(gòu)，包括一第一基板、一第二基板、一第一電子元件、一第二電子元件、一絕緣材料以及一布線結(jié)構(gòu)。第一基板具有至少一第一貫孔與一第一上表面。第二基板具有一第二上表面，第二基板配置于第一基板之下。第一電子元件配置于至少一第一貫孔內(nèi)。第二電子元件配置于第一上表面，且第二電子元件的厚度小于第一電子元件的厚度。絕緣材料配置于第一上表面上且環(huán)繞第一電子元件與第二電子元件。布線結(jié)構(gòu)配置于絕緣材料上，其中布線結(jié)構(gòu)包括一圖案化導(dǎo)電層，且圖案化導(dǎo)電層電性連接第一電子元件與第二電子元件。
[0007]根據(jù)本發(fā)明的另一方面，提出一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，包括以下步驟。提供一第一基板，第一基板具有一第一上表面。形成至少一第一貫孔穿過第一基板。提供一第二基板，第二基板具有一第二上表面。堆迭第一基板于第二基板之上。配置一第一電子元件于至少一第一貫孔內(nèi)。配置一第二電子元件于第一上表面，且第二電子元件的厚度小于第一電子元件的厚度。提供一絕緣材料于第一上表面上，且絕緣材料環(huán)繞第一電子元件與第二電子元件。形成一布線結(jié)構(gòu)于絕緣材料上，其中布線結(jié)構(gòu)包括一圖案化導(dǎo)電層，且圖案化導(dǎo)電層電性連接第一電子元件與第二電子元件。
[0008]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉實施例，并配合附圖，作詳細(xì)說明如下:
【附圖說明】
[0009]圖1繪示本發(fā)明實施例的半導(dǎo)體封裝結(jié)構(gòu)的剖視圖。。
[0010]圖2A?2K繪示本發(fā)明實施例的半導(dǎo)體封裝結(jié)構(gòu)的制造流程剖視圖。
[0011]圖3A、3B繪示本發(fā)明另一實施例的半導(dǎo)體封裝結(jié)構(gòu)的部分制造流程剖面圖。
[0012]圖4A?4E繪示本發(fā)明另一實施例的半導(dǎo)體封裝結(jié)構(gòu)的部分制造流程剖面圖。
[0013]主要元件符號說明:
[0014]100、200、300:半導(dǎo)體封裝結(jié)構(gòu)
[0015]10、15、17、20、25:基板
[0016]11、21、171、251:表面
[0017]12、16、18:貫孔
[0018]13、13，:電路層
[0019]30、35、40:電子元件
[0020]50、51、52:絕緣材料
[0021]55:開孔
[0022]60:布線結(jié)構(gòu)
[0023]61:圖案化導(dǎo)電層
[0024]70、75:黏著層
[0025]80:銅墊層
[0026]90:圖案化抗焊層
[0027]92:錫球
[0028]C1'C2:孔徑
[0029]D1:距離
[0030]1\、T2:厚度
【具體實施方式】
[0031]以下是提出實施例進行詳細(xì)說明，實施例僅用以作為范例說明，并不會限縮本發(fā)明欲保護的范圍。此外，實施例中的圖式是省略不必要的元件，以清楚顯示本發(fā)明的技術(shù)特點。
[0032]圖1繪示本發(fā)明實施例的半導(dǎo)體封裝結(jié)構(gòu)100的剖視圖。如圖1所示，半導(dǎo)體封裝結(jié)構(gòu)100,包括一第一基板10、一第二基板20、一第一電子兀件30、一第二電子兀件40、一絕緣材料50以及一布線結(jié)構(gòu)60。第一基板10具有一第一上表面11與至少一第一貫孔12(繪不于圖2C、2D)。第二基板20具有一第二上表面21,且第二基板21配置于第一基板10之下。第一電子兀件30配置于第一貫孔12內(nèi)。第二電子兀件40配置于第一上表面11,且第二電子元件40的厚度T2小于第一電子元件30的厚度1\。絕緣材料50配置于第一上表面11上且環(huán)繞第一電子元件30與第二電子元件40。布線結(jié)構(gòu)60配置于絕緣材料50上，其中布線結(jié)構(gòu)60包括一圖案化導(dǎo)電層61，且圖案化導(dǎo)電層61電性連接第一電子元件30與第二電子元件40。
[0033]此外，本發(fā)明實施例的半導(dǎo)體封裝結(jié)構(gòu)100也包括一黏著層70，黏著層70位于第二上表面21，可用于連接第一電子元件30，以及連接第一基板10與第二基板20。
[0034]在一實施例中，第二電子元件40與第一上表面11之間更包括一銅墊層80。銅墊層80能有效幫助第二電子元件40散熱。本發(fā)明并未限制第一基板10與第二基板20的厚度，舉例來說此二基板的厚度可分別介于40?400 μ m之間，端視半導(dǎo)體封裝結(jié)構(gòu)100的需求而改變，其中半導(dǎo)體封裝結(jié)構(gòu)100的整體厚度可介于80?400 μ m之間。
[0035]在本發(fā)明實施例中，第一電子元件30可例如是一被動元件(passive element),第二電子元件40可例如是一主動元件(active element)(芯片)。也就是說，由于本發(fā)明實施例的結(jié)構(gòu)，半導(dǎo)體封裝結(jié)構(gòu)100內(nèi)部的主動元件的I/O (Input/Output)接點與被動元件的I/O接點可位于同一平面，或距離介于O?30 μ m之間。
[0036]此外，由于第一電子元件30 (例如是被動元件)配置于第一貫孔12內(nèi)，能有效解決因為與第二電子元件40 (例如是主動元件)的厚度不同而造成半導(dǎo)體封裝結(jié)構(gòu)100整體厚度增加的問題。
[0037]再者，由于本發(fā)明實施例的結(jié)構(gòu)，位于第一基板10與第二基板20表面上的各元件的整體厚度較薄，使第一基板10與第二基板20能有效吸收造成各元件形變的應(yīng)力，避免發(fā)生翹曲現(xiàn)象而破壞半導(dǎo)體結(jié)構(gòu)內(nèi)部的布線電路。
[0038]圖2A?21繪示本發(fā)明實施例的半導(dǎo)體封裝結(jié)構(gòu)100的制造流程剖視圖。
[0039]如圖2A所示，提供一第一基板10。第一基板10具有一第一上表面11。在一實施例中，第一基板10也可具有一電路層13,設(shè)置于第一上表面11上。
[0040]如圖2B所示，利用蝕刻法等工藝圖案化電路層13為圖案化電路層13’與銅箔層80。
[0041]如圖2C所示，形成第一貫孔12穿過第一基板10。要注意的是，雖然本實施例是以形成兩個第一貫孔12為例，但本發(fā)明并未限定于此。第一貫孔12的數(shù)量是取決于所欲設(shè)置的第一電子元件30的數(shù)量。
[0042]如圖2D所示，提供一第二基板20，并將第一基板10堆迭于第二基板20之上。第二基板20具有一第二上表面21。在一實施例中，是形成一黏著層70于第二上表面21,以連接第一基板10與第二基板20。
[0043]如圖2E所不,配置第一電子兀件30于第一貫孔12內(nèi)。位于第二上表面21上的黏著層70也可連接第一電子元件30。
[0044]如圖2F所示，配置一第二電子元件40于第一上表面11。在本實施例中，第二電子元件40的厚度小于第一電子元件30的厚度。
[0045]如圖2G所示，提供一絕緣材料50于第一上表面11上，且絕緣材料50是環(huán)繞第一電子元件30與第二電子元件40。
[0046]如圖2H所示，在絕緣材料50上進行開孔，以形成多數(shù)個開孔55。開孔55的形成方式可以使用激光開孔或是采用其他形成開孔的方式。開孔55是對應(yīng)于第一電子元件30與第二電子兀件40的I/O接點。
[0047]如圖21所示，形成一布線結(jié)構(gòu)60于絕緣材料上，其中布線結(jié)構(gòu)60包括一圖案化導(dǎo)電層61，且圖案化導(dǎo)電層61可通過開孔55電性連接第一電子元件30與第二電子元件40。
[0048]在一實施例中，經(jīng)由上述工藝所形成的結(jié)構(gòu)，可再進行如圖2J、2K之后段工藝。如圖2J所示，在布線結(jié)構(gòu)60上形成一圖案化抗焊層90，此抗焊層例如是一綠漆層。如圖2K所示，在圖案化抗焊層90上進行植球，以形成錫球92。
[0049]此外，在本發(fā)明實施例中，第一電子