專利名稱：半導(dǎo)體芯片、半導(dǎo)體封裝件以及半導(dǎo)體芯片的制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示范性實(shí)施例涉及半導(dǎo)體芯片、半導(dǎo)體封裝件以及半導(dǎo)體芯片的制造方法，特別是，涉及包括具有多個子通路的貫穿硅通路(through-Silicon via,TSV)的半導(dǎo)體芯片、半導(dǎo)體封裝件以及減少斷路故障的半導(dǎo)體芯片的制造方法。
背景技術(shù)：
較之前相比，現(xiàn)代電子產(chǎn)品尺寸更小且性能更高。隨著對移動電子產(chǎn)品需求的增加，對超小型高容量半導(dǎo)體存儲裝置的需求不斷增加。半導(dǎo)體存儲裝置的存儲容量的增加可包括增加半導(dǎo)體芯片的集成度或在單一半導(dǎo)體封裝件內(nèi)安裝和組裝多個半導(dǎo)體芯片。前者的高集成方法可能需要大量的精力、資金和時間，但是后者的封裝方法適合于以更容易的方式來提高半導(dǎo)體存儲器的存儲容量。后者的封裝方法與前者的方法相比，在必要的資金、研究和開發(fā)精力以及開發(fā)時間上非常有利。因此，半導(dǎo)體存儲器制造者已經(jīng)進(jìn)行了很大的努力，通過在單一半導(dǎo)體封裝件內(nèi)安裝多個半導(dǎo)體芯片的多芯片封裝件來提高半導(dǎo)體存儲裝置的存儲容量。在單一半導(dǎo)體封裝件內(nèi)安裝多個半導(dǎo)體芯片的方法示例包括水平安裝半導(dǎo)體芯片的方法和豎直安裝半導(dǎo)體芯片的方法。然而，由于電子產(chǎn)品傾向于較小尺寸的特點(diǎn)，大部分半導(dǎo)體存儲器制造者喜歡豎直堆疊半導(dǎo)體芯片的堆疊式多芯片封裝件。堆疊芯片的封裝件技術(shù)由于簡化了工藝可降低封裝件的制造成本，并且便于批量生產(chǎn)。然而，堆疊芯片的封裝件技術(shù)具有以下缺點(diǎn)，由于堆疊芯片的數(shù)量和尺寸的增加，用于封裝件的內(nèi)部電連接的互連空間不足?？紤]到這些問題，作為堆疊封裝件的一個示例，已經(jīng)提出了采用貫穿硅通路 (TSV)的封裝件結(jié)構(gòu)。這樣的封裝件在晶片級的芯片內(nèi)形成TSV并且由TSV在豎直方向上物理地且電連接芯片而制造。通常，TSV形成為對應(yīng)于半導(dǎo)體芯片的芯片焊盤。在此情況下，TSV中發(fā)生的斷路故障可能導(dǎo)致半導(dǎo)體芯片或半導(dǎo)體封裝件的整體失效。TSV的斷路故障可通過加寬TSV的寬度(橫截面面積)解決。然而，因?yàn)門SV不應(yīng)形成在形成各種半導(dǎo)體裝置的位置，所以存在加寬TSV的寬度(橫截面面積)的限制。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例針對包括具有電連接在一起以便減少斷路故障的多個子通路的 TSV的半導(dǎo)體芯片、半導(dǎo)體芯片的制造方法和半導(dǎo)體封裝件。在一個實(shí)施例中，半導(dǎo)體芯片包括基板，具有第一表面和與第一表面相反的第二表面；芯片焊盤，設(shè)置在基板的第一表面上；以及貫穿硅通路(TSV)，包括在不同位置處電連接到芯片焊盤的多個子通路。多個子通路例如可直接連接到芯片焊盤。至少一個子通路可從基板的第二表面向外突出。至少一個子通路的橫截面面積可從第一表面和第二表面到基板的中心部分逐漸增加，并且子通路可在至少一個子通路的最寬處電連接在一起。
至少一個子通路可包括橫截面面積不變的柱部分和橫截面面積大于柱部分的橫截面面積的凸起部分，并且子通路可在凸起部分處電連接在一起。子通路的橫截面面積可從基板的第一表面到第二表面逐漸增加。子通路可由導(dǎo)電材料形成，該導(dǎo)電材料包括金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳 (Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、鉛(Pb)、鋅(Zn)、銦(In)、鎘(Cd)、鉻(Cr)、 鉬(Mo)和有機(jī)材料中的一種或更多種。子通路可包括TSV和盲通路(blind via)，TSV和盲通路通過基板內(nèi)的微型通道 (micro channel)電連接在一起。在另一個實(shí)施例中，半導(dǎo)體封裝件包括至少一個半導(dǎo)體芯片，該至少一個半導(dǎo)體芯片的每一個都包括基板，具有第一表面和與第一表面相反的第二表面；芯片焊盤，設(shè)置在基板的第一表面上；以及貫穿硅通路(TSV)，包括在不同位置處電連接到芯片焊盤的多個子通路。在另一個實(shí)施例中，半導(dǎo)體芯片的制造方法包括形成彼此隔開且從基板的第一表面到第二表面定向的多個開口 ；擴(kuò)充開口使其側(cè)面擴(kuò)展到相鄰的開口 ；以及用導(dǎo)電材料填充開口。形成彼此隔開的多個開口可通過各向異性蝕刻工藝進(jìn)行。擴(kuò)充開口可通過各向同性蝕刻工藝進(jìn)行。各向同性蝕刻工藝可通過濕蝕刻工藝進(jìn)行。濕蝕刻工藝可采用緩沖的氫氟酸(BHF)溶液或?qū)⑾跛?HNO3)和氟酸(HF)與水或醋酸(CH3COOH)混合的蝕刻溶液進(jìn)行。各向同性蝕刻工藝可為采用含氟(F)的氣體的干蝕刻工藝。該方法還可包括在用導(dǎo)電材料填充開口前在開口的表面上形成絕緣層。
該方法還可包括在用導(dǎo)電材料填充開口前在開口的表面上形成種子金屬層。在開口的表面上形成種子金屬層可通過無電鍍工藝進(jìn)行。用導(dǎo)電材料填充開口可通過真空沉積工藝、濺射工藝、化學(xué)氣相沉積(CVD)工藝、 無電鍍工藝、電鍍工藝、點(diǎn)膠工藝或絲網(wǎng)印刷工藝進(jìn)行。


結(jié)合附圖，通過下面的詳細(xì)描述，上述和其它的方面、特征和其它優(yōu)點(diǎn)將更加明顯易懂，附圖中圖1是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片的橫截面圖；圖2至5是圖1的方向A上的平面圖，示出了 TSV的各種實(shí)施例；圖6至10是示出根據(jù)本發(fā)明另一個實(shí)施例的半導(dǎo)體芯片的局部構(gòu)造的橫截面圖；圖IlA至IlF是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片的制造方法的橫截面圖；圖12是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝件的橫截面圖；以及圖13是根據(jù)本發(fā)明另一個實(shí)施例的半導(dǎo)體封裝件的橫截面圖。
具體實(shí)施方式
在下文，將參考附圖描述本發(fā)明的實(shí)施例。然而，各種實(shí)施例僅為說明的目的，而不意味著限制本發(fā)明的范圍。下面，將參考圖1描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片。參考圖1，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片包括基板100、芯片焊盤102和TSV 104，TSV104由電連接到芯片焊盤 102的多個子通路104a、104b和104c組成?；?00具有第一表面IOOa和與第一表面IOOa相反的第二表面100b。基板100 可為互連形成在襯底材料上的基板，襯底材料例如為硅(Si)、GaAs, LiTaO3^ LiNbO3或藍(lán)寶石，或者該基板100可為封裝件基板，該封裝件基板將封裝件內(nèi)的半導(dǎo)體芯片電連接到外部印刷電路板(PCB)并且支撐半導(dǎo)體芯片，或者該基板100可為典型的PCB自身。僅為了說明簡便，下面的描述集中在基板100為硅晶片的情況。然而，本發(fā)明的主要精神可應(yīng)用于為了其它目的由其它材料形成的基板。芯片焊盤102可包括導(dǎo)電材料，例如，金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、 鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、鉛(1 )、鋅(Zn) JB (In)Jg (Cd)、鉻(Cr)和鉬 (Mo)，或者由這些金屬或有機(jī)材料形成的其它導(dǎo)電材料。芯片焊盤102可形成為單一層結(jié)構(gòu)或多層結(jié)構(gòu)。TSV 104包括從基板100的第一表面IOOa到第二表面IOOb定向的多個子通路 104aU04b和l(Mc。子通路104a、104b和l(Mc可由與芯片焊盤102的材料相同或不同的材料形成，并且可形成為單層結(jié)構(gòu)或多層結(jié)構(gòu)。子通路104a、104b和l(Mc在除基板100的第一表面IOOa之外的其它位置被電連接。圖1示出了一個實(shí)施例，其中子通路104a、104b 和l(Mc在其中心部分被電連接，因?yàn)樽油?04a、104b和l(Mc的中心部分在橫截面(沿著XY平面剖取)中是凸起的。圖2至5是圖1的方向A上的第二表面IOOb的平面圖，示出了 TSV的各種實(shí)施例。TSV 104可包括多個子通路104a、104b和104c，它們在沿著圖1的)(Z平面剖取的橫截面中具有相同的直徑，如圖2所示，或者，它們在沿著圖1的)(Z平面剖取的橫截面中具有不同的直徑，如圖3所示。相對于圖2-5描述的子通路的橫截面直徑或形狀是指沿著圖 1的YL平面剖取的橫截面。在圖3中，子通路10 和l(Mc之間提供的子通路104b的橫截面直徑小于子通路10 和l(Mc的橫截面直徑。子通路10 和l(Mc的橫截面直徑小于子通路104b的橫截面直徑的相反情況也是可能的，另外，子通路的橫截面直徑不僅限于圖 2-3所示，而是多個子通路當(dāng)中的任何一個或結(jié)合可具有彼此不同或相同的橫截面直徑。同樣，如圖2和3所示，連接子通路l(Ma、104b和l(Mc的中心軸的線L可為直線。另外，線L 可為如圖4所示的三角形形狀、圖5所示的矩形或者其它多邊形形狀(未示出)。此外，子通路的橫截面形狀可為任何可用的形狀，包括圓形、橢圓形或多邊形，例如，三角形、矩形，寸寸。圖6至10是示出根據(jù)本發(fā)明各種實(shí)施例的半導(dǎo)體芯片的局部構(gòu)造的橫截面圖。圖6所示的橫截面與圖1所示的相似點(diǎn)在于，構(gòu)成TSV 104的子通路104a、104b 和10 的沿著圖6的YL平面剖取的橫截面面積從基板100的第二表面IOOb朝著中心部分逐漸增加，并且從基板100的中心部分朝著第一表面IOOa逐漸減小。然而，該橫截面可由圖6中的直線形成，盡管它在圖1中由曲線形成。就是說，盡管圖1所示的子通路具有兩端切除的橢圓橫截面形狀，但是圖6所示的子通路可具有菱形橫截面形狀，其中子通路的橫截面形狀從基板100的第二表面IOOb朝著中心部分逐漸增加，并且從基板100的中心部分朝著第一表面IOOa逐漸減小，其兩端切除。參考圖7，構(gòu)成TSV 104的子通路104a、104b和l(Mc可包括橫截面面積不變的柱部分104aa、104ba和104ca和橫截面面積大于柱部分104aa、104ba和l(Mca的凸起部分 104ab、104bb 和 104cb。子通路 104a、104b 禾口 104c 可在凸起部分 104ab、104bb 和 104cb 電
連接在一起。參考圖8，構(gòu)成TSV 104的子通路104a、104b和l(Mc的橫截面面積(沿著TL平面剖取的橫截面面積)可從基板100的第二表面IOOb到第一表面IOOa逐漸減小。子通路 104a、104b和l(Mc的橫截面形狀可為圓形、橢圓形或多邊形，例如，三角形、矩形，等等。另外，子通路l(Ma、104b和l(Mc可在芯片焊盤102處電連接，并且子通路l(Ma、104b和l(Mc 可在第二表面IOOb物理地連接。圖9示出了這樣的情況，其中構(gòu)成TSV 104的子通路104a、104b和l(Mc不直接連接到芯片焊盤102，而是連接到再分配線106。再分配線106例如可由下面的材料形成，比如，金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、 鉛0 )、鋅(Zn) JB an)、鎘(Cd)、鉻(Cr)和鉬(Mo)，或?qū)щ娪袡C(jī)材料。芯片焊盤102可形成為單層結(jié)構(gòu)或多層結(jié)構(gòu)。圖10示出了包括盲通路和TSV的實(shí)施例。TSV 121是指從基板100的第二表面 IOOb突出的子通路，而盲通路是指連接到芯片焊盤102的子通路，它不從基板100的第二表面IOOb突出，而是位于基板100內(nèi)。盡管圖10中示出了一個TSV 121和兩個盲通路122 和123，但是TSV和盲通路的數(shù)量沒有限制。將TSV 121電連接到盲通路122和123的微型通道IM提供在基板100內(nèi)。盲通路122和123以及微型通道123可包括一種或多種材料，例如，金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫 (Sn)、鉛(Pb)、鋅(Zn)、銦(In)、鎘(Cd)、鉻(Cr)和鉬(Mo)，或?qū)щ娪袡C(jī)材料。盲通路122 和123以及微型通道123可形成為單層結(jié)構(gòu)或多層結(jié)構(gòu)。圖IlA至IlF是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片的制造方法的橫截面圖。參考圖11，在基板100的第一表面IOOa上進(jìn)行形成諸如晶體管和互連圖案等的半導(dǎo)體裝置的工藝。光致抗蝕劑涂覆在基板100的第一表面IOOa上，并且圖案化為形成光致抗蝕劑圖案108。參考圖11B，采用光致抗蝕劑圖案108作為蝕刻掩模通過蝕刻基板100形成開口 110。開口 110彼此隔開，并且其側(cè)面不彼此連接。開口 110例如可通過反應(yīng)離子蝕刻(RIE)工藝形成。另外，開口 110例如可通過深反應(yīng)離子蝕刻(DRIE)工藝和博施工藝(bosch process)形成。博施工藝通過在SF6等離子體后采用C4F8等離子體增加聚合物涂覆來誘導(dǎo)各向異性蝕刻。通常，博施工藝缺點(diǎn)在于，發(fā)生開扇形孔(scalloping)現(xiàn)象而在開口 110的側(cè)面上形成不均勻，并且隨后的開口填充工藝不能有效進(jìn)行。然而，根據(jù)本發(fā)明的實(shí)施例，不發(fā)生開扇形孔的現(xiàn)象，因?yàn)殡S后進(jìn)行了開口擴(kuò)充。開口 110可由激光蝕刻工藝形成。例如，可采用ND YAG激光器或CO2激光器，或UV激光器。激光蝕刻工藝可高速處理金屬層，并且對大面積是有效的。另外，不采用光刻并且不采用有毒氣體。參考圖11C，開口 110擴(kuò)充為其側(cè)壁連接在一起。開口 110的擴(kuò)充可由各向同性蝕刻工藝執(zhí)行?？刹捎蔑@示各向同性蝕刻特性的濕蝕刻工藝或各向同性干蝕刻工藝。例如，開口 Iio可采用蝕刻溶液通過濕蝕刻工藝擴(kuò)充，蝕刻溶液中硝酸(HNO3)和氟酸(HF)與水或醋酸(CH3COOH)混合。硝酸與硅反應(yīng)以產(chǎn)生SiO2,并且SW2與HF反應(yīng)產(chǎn)生水和H2SiF6。H2SiF6 溶解在水中。作為另一個示例，可進(jìn)行采用緩沖的氫氟酸(BHF)溶液的濕蝕刻工藝直到開口 110的側(cè)面部分連接在一起。該各向同性蝕刻工藝可為采用包含CF4、SF6和氟(F)的氣體的干蝕刻工藝。本發(fā)明的各種實(shí)施例可采用各種類型的干蝕刻或濕蝕刻。在開口 110的側(cè)面通過擴(kuò)充開口 110連接在一起后，開口 110通過鍍覆工藝填充的情況下，可通過化學(xué)或物理工藝改善涂覆附著力，以利于鍍覆工藝。參考圖11D，絕緣層或種子金屬層112可形成在開口 110的表面上。形成絕緣層或種子金屬層112的步驟可以略過。絕緣層112可由包括一種或更多種的有機(jī)和/或無機(jī)絕緣材料的絕緣材料形成，該絕緣材料例如為包括氧化硅的絕緣材料。形成絕緣層112可通過通常的薄膜沉積工藝執(zhí)行，例如濺射工藝或化學(xué)真空沉積(CVD)工藝。另外，可采用諸如旋涂工藝或浸漬涂覆工藝(dip coating process)的涂覆工藝或者熱氧化工藝，以便在擴(kuò)充的開口的側(cè)面上容易涂覆。例如，可采用玻璃上旋涂(SOG)材料?？刹捎肧i(OH)4的縮合反應(yīng)形成的硅酸鹽 SOG材料或包含諸如-CH3或- 的有機(jī)摻雜劑的硅氧烷SOG材料。這樣的液體SOG溶液 (溶膠，sol)涂覆在基板100上，并且旋涂或溶膠-凝膠(sol-gel)涂覆以形成均勻的膜。 另外，可采用摻雜劑加給SOG的摻雜劑上旋涂(spin on dopant，SOD)。更具體地講，可采用聚硅氮烷基SOG材料。聚硅氮烷基SOG材料基本上由Si-N鍵、Si-H鍵和N-H鍵組成。當(dāng)這樣的SOG材料在包含氧和水的環(huán)境中烘焙時，Si-N鍵由Si-O鍵取代。氧化硅膜可通過涂覆這樣的SOG材料且在涂覆的SOG材料上執(zhí)行隨后的硬化工藝而易于獲得。SOG材料的硬化例如可通過在50(TC或更高(更具體地講，60(TC或更高)的溫度下熱處理20分鐘至1 小時來進(jìn)行。具體的溫度和熱處理時間可根據(jù)填充材料的種類和應(yīng)用而改變。干燥工藝?yán)缈稍跒榱顺龤庾饔玫母邷責(zé)崽幚砬霸诜秶鸀?00°C至300°C的溫度下進(jìn)行。通過硬化SOG 材料的工藝，可獲得由SiO2形成的絕緣層112。作為另一個示例，可采用可旋涂的氫硅倍半環(huán)氧乙烷(hydrogen silsesquioxanes, HSQ)、甲基倍半硅氧燒(methylsilsesquioxane, MSQ)、氟化硅酸鹽玻璃(FSQ)、聚亞芳基醚(poly arylene ethers, PAE)、苯并環(huán)丁烯(BCB)或含氟聚酰亞胺 (f luoropolyimide, FPI) HSQ 和 MSQ 具有[RSi03/2]n(R:H 或 CH3)的化學(xué)結(jié)構(gòu)，其中在每個硅原子處連接1.5個氧和一個氫或甲基。鍵接到單體的硅原子的三個烷氧基或鹵基(-0R， CL)在水和酸基催化劑下氫化成氫氧基(-0H)，并且通過氫氧基或烷氧基-氫氧基之間的縮合生長并且由sol-gel反應(yīng)組成預(yù)聚物。組成的預(yù)聚物很好地溶解在通常的有機(jī)溶劑中。 因此，具有所希望厚度的薄膜可通過旋涂工藝獲得，并且可通過熱硬化工藝獲得穩(wěn)定的低k 薄膜。HSQ和MSQ可在約400°C的溫度下熱硬化。BCB對于約350°C的低溫范圍具有熱穩(wěn)定性，并且具有較好的縫隙填充性和粘附性。作為另一個示例，SiO2絕緣層可由熱氧化工藝形成。當(dāng)硅在O2或H2O環(huán)境中加熱時，形成SiA熱氧化膜。作為另一個示例，由諸如Si02、Al2O3或HfO2的金屬氧化物形成的薄膜可通過CVD工藝或原子層CVD (ALCVD)工藝形成。種子金屬層112可包括例如下面的一種或更多種材料金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、鉛(1 )、鋅(Zn), 10 (In), Ig (Cd)、鉻(Cr)和鉬(Mo)，或?qū)щ娪袡C(jī)材料。種子金屬層112可形成為單層或多層結(jié)構(gòu)。例如，銅種子金屬層可通過無電鍍工藝形成。無電鍍銅中采用的鍍覆溶液可包括銅離子源、PH控制劑或還原劑，并且可進(jìn)一步包括表面活性劑或乙二胺四乙酸 (ethylenediamine tetraacetic acid, EDTA)作為絡(luò)合劑(complexing agent)。銅離子源的示例可包括CuSO4 · 5H20或CuSO4,并且pH控制劑的示例可包括KOH或NaOH。還原劑的示例可包括甲醛(formaldehyde)。然而，本發(fā)明不限于上面所述的示例。無電銅鍍覆可以這樣的方式實(shí)現(xiàn)，銅由還原劑(例如，甲醛)還原，如下面的化學(xué)式所示。Cu2++2HCH0+40r — Cu+2H20+2HC02"另外，可采用諸如鈀(Pd)或鈀/錫(Pd/Sn)化合物的催化劑。當(dāng)pH由pH控制劑增加(約PH 10或更大)時，發(fā)生強(qiáng)還原反應(yīng)以產(chǎn)生電子。該電子流入銅離子中，并且銅離子沉淀在鈀催化劑上，從而可涂覆銅種子層。參考圖11E，開口 110填充有導(dǎo)電材料114。導(dǎo)電材料114可包括例如如下的一種或更多種材料金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀 (Pd)、錫(Sn)、鉛(Pb)、鋅(Zn)JB (In)Jg (Cd)、鉻(Cr)和鉬(Mo)，或?qū)щ娪袡C(jī)材料。導(dǎo)電材料114可形成為單層結(jié)構(gòu)或多層結(jié)構(gòu)。開口 110可由典型的薄膜形成工藝填充，例如， 真空沉積工藝、濺射工藝、CVD工藝等。另外，開口 110可由無電鍍工藝、電鍍工藝、點(diǎn)膠工藝(dispense process)或絲網(wǎng)印刷工藝填充。然而，本發(fā)明不限制于上述工藝。例如，開口可由銅電鍍工藝填充。形成種子金屬層的工藝可在銅電鍍工藝前添加。作為銅電鍍工藝的示例，電鍍水溶液可包括銅離子源、控制電導(dǎo)率的硫酸(H2SO4)、控制還原反應(yīng)的鹽酸(HCl)，并且可進(jìn)一步包括其它添加劑。就是說，當(dāng)作為銅離子源的CuSO4 加到硫酸(H2SO4)和水中時，CuSO4分解成Cu2+離子和S042_離子。在銅電鍍工藝后，可進(jìn)一步進(jìn)行金電鍍工藝以便改善電特性?；罨嚤砻娴墓に嚳墒紫冗M(jìn)行以便幫助金的粘合。 金-銅成分具有弱的強(qiáng)度并且趨向于易于磨損。當(dāng)金直接鍍覆在銅上時，金成分朝著銅成分運(yùn)動，并且銅成分朝著金成分運(yùn)動。結(jié)果，可能不能實(shí)現(xiàn)通過金的鍍覆改善導(dǎo)電性的原始目標(biāo)。因此，鎳電鍍工藝可在金電鍍工藝前進(jìn)行。金電鍍的鍍覆溶液可采用氯金酸鹽 (chloroaurate)或亞硫酸金作為金源。氰化合物或非氰化合物可加做絡(luò)合劑。然而，本發(fā)明不限于上述金電鍍的鍍覆溶液。通過鎳電鍍形成鎳層的方法沒有限制。例如，可采用包含 120-230g/L 的 NiSO4 ·6Η20、5_35β/1 的 NiCl2 和 5_35g/L 的 H3PO4 的水溶液或包含 120_230g/ L的NiSO4 · 6H20、10-30g/L的Nei4CI和20_50g/L的7H20的水溶液，并且鎳層可在水溶液為 25-50°C的溫度且pH為4-7的條件下形成。然而，本發(fā)明不限于此。作為另一個示例，金屬膏可通過絲網(wǎng)印刷工藝埋設(shè)，然后干燥且燒結(jié)以形成填充有導(dǎo)電材料的子通路。開口可通過無電鍍工藝以導(dǎo)電材料填充。參考圖11F，圖案化導(dǎo)電材料114，并且移除基板100的第二表面100b以暴露導(dǎo)電材料。可進(jìn)一步進(jìn)行凸點(diǎn)形成和切割工藝?；?00的第二表面100b的移除可通過選擇性蝕刻工藝同時控制導(dǎo)電材料114對硅的蝕刻比而進(jìn)行。同樣，盡管說明為芯片焊盤102和子通路l(Ma、104b和l(Mc同時形成，但是芯片焊盤102可在形成子通路l(Ma、104b和l(Mc 前存在，或者可在子通路104a、104b和l(Mc形成后通過分開的形成工藝形成。圖12是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝件的橫截面圖。參考圖12，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝件是堆疊封裝件，該堆疊封裝件包括第一半導(dǎo)體芯片150、第二半導(dǎo)體芯片250和第三半導(dǎo)體芯片350。盡管圖12中示出為堆疊三個半導(dǎo)體芯片，但是半導(dǎo)體芯片的數(shù)量僅為示范性的?？砂ㄖ辽僖粋€半導(dǎo)體芯片。第一半導(dǎo)體芯片150包括第一 TSV 104，第一 TSV104具有多個第一子通路104a、 104b和l(Mc連接到第一芯片焊盤102。第二半導(dǎo)體芯片250包括第二 TSV 204，第二 TSV 204具有多個子通路2(Ma、204b和2(Mc連接到第二芯片焊盤202。第三半導(dǎo)體芯片350包括第三TSV 304，第三TSV 304具有多個子通路3(Ma、304b和3(Mc連接到第三芯片焊盤302。 盡管第一半導(dǎo)體芯片150、第二半導(dǎo)體芯片250和第三半導(dǎo)體芯片350可包括多個TSV，但是為了簡便起見示出每個半導(dǎo)體芯片有一個TSV。半導(dǎo)體芯片可為相同種類或不同種類。這樣，因?yàn)門SV構(gòu)造為電連接在一起的多個子通路，所以即使在堆疊芯片期間可能發(fā)生微小的錯位，也能夠防止斷路故障，并且保證工藝余量。圖13是根據(jù)本發(fā)明另一個實(shí)施例的半導(dǎo)體封裝件的橫截面圖。參考圖13，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝件包括第一半導(dǎo)體芯片150、第二半導(dǎo)體芯片250和第三半導(dǎo)體芯片350。盡管圖13示出為堆疊三個半導(dǎo)體芯片，但是半導(dǎo)體芯片的數(shù)量僅為示范性的。 可堆疊兩個或更多個半導(dǎo)體芯片。第一半導(dǎo)體芯片150包括第一 TSV 104，第一 TSV 104具有多個第一子通路104a、 104b和l(Mc連接到第一芯片焊盤102。第二半導(dǎo)體芯片250包括第二 TSV 204，第二 TSV 204具有多個第二子通路2(Ma、204b和2(Mc連接到第二芯片焊盤202。第三半導(dǎo)體芯片 350包括第三TSV 304，第三TSV304具有多個第三子通路3(Ma、304b和3(Mc連接到第三芯片焊盤302。盡管第一半導(dǎo)體芯片150、第二半導(dǎo)體芯片250和第三半導(dǎo)體芯片350可包括多個TSV，但是為了簡便起見示出每個半導(dǎo)體芯片有一個TSV。半導(dǎo)體芯片可為相同種類或不同種類。第一半導(dǎo)體芯片150的第一 TSV 104可通過第一芯片焊盤102和第一焊料塊160 電連接到第二半導(dǎo)體芯片250的第二 TSV。第二半導(dǎo)體芯片250的第二 TSV 204可通過第二芯片焊盤202和第二焊料塊沈0電連接到第三半導(dǎo)體芯片350的第三TSV 304。如圖所示，因?yàn)門SV構(gòu)造為多個子通路電連接在一起，所以能夠改善粘附可靠性，因?yàn)樵诙询B芯片期間焊料塊穿過構(gòu)成TSV的子通路之間。焊料塊160和260可采用Sn-Pb合金焊料或Sn-Pb-Ag合金焊料。另外，焊料塊 160和260可采用熔點(diǎn)為217°C的Sn-Ag-Cu(SAC)合金焊料或其它焊料。根據(jù)本發(fā)明的各種實(shí)施例，通過多個子通路電連接形成TSV可基本上防止TSV的斷路故障。因此，可改善半導(dǎo)體芯片和半導(dǎo)體封裝件的產(chǎn)率。為了說明的目的上面已經(jīng)描述了本發(fā)明的各種實(shí)施例。本領(lǐng)域的技術(shù)人員可理解的是，各種修改、添加和替代是可能的，只要不脫離如權(quán)利要求公開的本發(fā)明的范圍和精神。本申請要求2010年12月1日提交韓國知識產(chǎn)權(quán)局的韓國申請 No. 10-2010-0121246的優(yōu)選權(quán)，其通過引用全文結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體芯片，包括基板，具有第一表面和與所述第一表面相反的第二表面；芯片焊盤，設(shè)置在所述基板的所述第一表面上；以及貫穿硅通路，包括在不同的位置處電連接到所述芯片焊盤的多個子通路。
2.如權(quán)利要求1所述的半導(dǎo)體芯片，其中所述多個子通路的至少之一從所述基板的所述第二表面突出。
3.如權(quán)利要求2所述的半導(dǎo)體芯片，其中所述子通路的至少之一的橫截面面積從所述第一表面和所述第二表面朝向所述基板的中心部分逐漸增加，所述子通路在所述子通路的至少之一的最寬處電連接在一起。
4.如權(quán)利要求2所述的半導(dǎo)體芯片，其中所述子通路的至少之一包括橫截面面積不變的柱部分以及橫截面面積大于所述柱部分的所述橫截面面積的凸起部分，所述子通路在所述凸起部分處電連接在一起。
5.如權(quán)利要求2所述的半導(dǎo)體芯片，其中所述子通路的至少之一的橫截面面積從所述基板的所述第一表面至所述第二表面逐漸增加。
6.如權(quán)利要求2所述的半導(dǎo)體芯片，其中所述子通路由導(dǎo)電材料形成，所述導(dǎo)電材料包括金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鎢(W)、鈦(Ti)、鉬(Pt)、鈀(Pd)、錫(Sn)、 鉛(Pb)、鋅(Zn) JB an)、鎘(Cd)、鉻(Cr)、鉬(Mo)和有機(jī)材料中的一種或更多種。
7.如權(quán)利要求1所述的半導(dǎo)體芯片，其中所述子通路包括貫穿硅通路和盲通路，所述貫穿硅通路和所述盲通路通過所述基板內(nèi)的微型通道電連接在一起。
8.如權(quán)利要求1所述的半導(dǎo)體芯片，其中所述多個子通路直接物理地連接到所述芯片焊盤。
9.一種半導(dǎo)體封裝件，包括至少一個半導(dǎo)體芯片，所述至少一個半導(dǎo)體芯片包括基板，具有第一表面和與所述第一表面相反的第二表面；芯片焊盤，設(shè)置在所述基板的所述第一表面上；以及貫穿硅通路，包括在不同的位置處電連接到所述芯片焊盤的多個子通路。
10.一種半導(dǎo)體芯片的制造方法，所述方法包括形成彼此隔開且從基板的第一表面到第二表面定向的多個開口； 擴(kuò)充所述開口使其側(cè)面打開到相鄰的開口 ；以及用導(dǎo)電材料填充所述開口。
11.如權(quán)利要求10所述的方法，其中所述形成彼此隔開的多個開口通過各向異性蝕刻工藝進(jìn)行。
12.如權(quán)利要求10所述的方法，其中所述擴(kuò)充所述開口通過各向同性蝕刻工藝進(jìn)行。
13.如權(quán)利要求12所述的方法，其中所述各向同性蝕刻工藝通過濕蝕刻工藝進(jìn)行。
14.如權(quán)利要求13所述的方法，其中所述濕蝕刻工藝采用緩沖的氫氟酸溶液或?qū)⑾跛岷头崤c水或醋酸混合的蝕刻溶液進(jìn)行。
15.如權(quán)利要求12所述的方法，其中所述各向同性蝕刻工藝是采用含氟的氣體的干蝕刻工藝。
16.如權(quán)利要求10所述的方法，還包括在用所述導(dǎo)電材料填充所述開口前在所述開口的表面上形成絕緣層。
17.如權(quán)利要求10所述的方法，還包括在用所述導(dǎo)電材料填充所述開口前在所述開口的表面上形成種子金屬層。
18.如權(quán)利要求17所述的方法，其中在所述開口的表面上形成所述種子金屬層通過無電鍍工藝進(jìn)行。
19.如權(quán)利要求10所述的方法，其中用所述導(dǎo)電材料填充所述開口由真空沉積工藝、 濺射工藝、化學(xué)氣相沉積工藝、無電鍍工藝、電鍍工藝、點(diǎn)膠工藝和絲網(wǎng)印刷工藝之一進(jìn)行。
全文摘要
一種半導(dǎo)體芯片、半導(dǎo)體封裝件以及半導(dǎo)體芯片的制造方法。該半導(dǎo)體芯片包括具有第一表面和與第一表面相反的第二表面的基板、設(shè)置在基板的第一表面上的芯片焊盤以及包括多個子通路的貫穿硅通路(TSV)，該多個子通路在不同的位置處電連接到芯片焊盤。
文檔編號H01L23/538GK102487058SQ20111039342
公開日2012年6月6日 申請日期2011年12月1日 優(yōu)先權(quán)日2010年12月1日
發(fā)明者金圣哲 申請人:海力士半導(dǎo)體有限公司