鰭片高度，可以為20?60nm。刻蝕完成之后，形成淺溝槽隔離結(jié)構(gòu)400，其頂部距離鰭片200頂部20?60nm。最后使用熱的磷酸取出暴露出的氮化硅，暴露出鰭片200。
[0049]接下來，在溝道上方形成偽柵疊層500。所述偽柵疊層可以是單層的，也可以是多層的。偽柵疊層可以包括聚合物材料、非晶硅、多晶硅或TiN，厚度可以為10-100nm?？梢圆捎脽嵫趸?、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)等工藝來形成偽柵疊層。本實(shí)施例中，偽柵疊層包括由多晶硅層和位于其上的二氧化硅層組成。
[0050]接下來，對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成源漏擴(kuò)展區(qū)202，如圖3所示。在本實(shí)施例中，所述注入摻雜元素為硼。源漏擴(kuò)展區(qū)202形成之后，同樣采取離子注入的方法，在所述半導(dǎo)體材料上形成擴(kuò)散阻擋區(qū)203，擴(kuò)散阻擋區(qū)203位于源漏擴(kuò)展區(qū)202所處的位置，同時(shí)，具有與源漏擴(kuò)展區(qū)相同的濃度分布，如圖5所示，其中曲線C為擴(kuò)散阻擋區(qū)的濃度隨注入深度分布的曲線，曲線B為圓樓擴(kuò)展區(qū)的摻雜濃度隨注入深度分布的曲線。即所述擴(kuò)散阻擋區(qū)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)的摻雜濃度峰值相一致，即在源漏深度方向的誤差不超過5nm。
[0051]形成擴(kuò)散阻擋區(qū)203的雜質(zhì)可以為碳,注入劑量為1.5el5cnT2?7.5el5ecnT2 ;也可以為鍺，注入劑量為3el4cnT2?1.5el5ecnT2。在本實(shí)施例中,優(yōu)選的使用碳作為擴(kuò)散阻擋區(qū)的雜質(zhì)元素，并且為了減小在離子注入過程中產(chǎn)生的缺陷，在離子注入的同時(shí)對(duì)硅片進(jìn)行加熱。碳注入源漏擴(kuò)展區(qū)之后，不會(huì)電離產(chǎn)生載流子影響源漏擴(kuò)展區(qū)的載流子濃度，但卻會(huì)在源漏擴(kuò)展區(qū)202中引入更多的非摻雜雜質(zhì)，增大了該區(qū)域中載流子的散射，雜質(zhì)濃度越高，散射作用越強(qiáng)，對(duì)載流子擴(kuò)散的抑制能力也就越強(qiáng)。由于所述擴(kuò)散阻擋區(qū)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)吻合，即在源漏深度方向的誤差不超過5nm，那么源漏擴(kuò)展區(qū)中，摻雜濃度最大的地方其所受到的散射也越強(qiáng)，擴(kuò)散能力被抑制的越多，有效擴(kuò)散長(zhǎng)度越短。因此，擴(kuò)散阻擋區(qū)203的存在有效地避免了退火之后源漏擴(kuò)展區(qū)因濃度梯度而形成的擴(kuò)散不均問題，避免了因此產(chǎn)生的溝道長(zhǎng)度的改變。
[0052]接下來，在偽柵疊層的側(cè)壁上形成側(cè)墻。側(cè)墻可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其組合，和/或其他合適的材料形成。側(cè)墻可以具有多層結(jié)構(gòu)。側(cè)墻可以通過包括沉積刻蝕工藝形成，其厚度范圍可以是1nm-1OOnmJn 30nm、50nm或80nm。
[0053]接下來在偽柵疊層兩側(cè)形成源漏區(qū)。具體的，以偽柵疊層及其兩側(cè)的側(cè)墻作為掩膜，對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，并對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行退火，具體的，退火溫度為950°C，退火時(shí)間為15?30分鐘，激活鰭片200源漏區(qū)的雜質(zhì)，形成源漏摻雜區(qū)，如圖6所
/Jn ο
[0054]接下來，淀積層間介質(zhì)層450，并并行平坦化，露出偽柵疊層。具體的，層間介質(zhì)層45可以通過CVD、高密度等離子體CVD、旋涂或其他合適的方法形成。層間介質(zhì)層450的材料可以采用包括S12、碳摻雜Si02、BPSG、PSG、UGS、氮氧化硅、低k材料或其組合。層間介質(zhì)層450的厚度范圍可以是40nm-150nm,如80nm、100nm或120nm。接下來,執(zhí)行平坦化處理，使偽柵疊層暴露出來，并與層間介質(zhì)層450齊平(本發(fā)明中的術(shù)語(yǔ)“齊平”指的是兩者之間的高度差在工藝誤差允許的范圍內(nèi))。
[0055]接下來，去除偽柵疊層，以形成偽柵空位如圖7所示。具體的，偽柵結(jié)構(gòu)可以采用干刻除去。偽柵去除之后，對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，在偽柵空位下方20?60nm深度范圍內(nèi)形成摻雜區(qū)域，具體的，所述摻雜區(qū)域濃度為lel8cnT3?lel9cnT3，遠(yuǎn)大于襯底摻雜濃度，其目的在于防止源漏穿通。具體的，偽柵結(jié)構(gòu)可以采用濕刻和/或干刻除去。在一個(gè)實(shí)施例中，采用等離子體刻蝕。
[0056]接下來，在偽柵空位中形成柵極結(jié)構(gòu)600，柵極結(jié)構(gòu)600包括柵介質(zhì)層、功函數(shù)調(diào)節(jié)層和柵極金屬層，如圖8所示。具體的，所述柵介質(zhì)層可以是熱氧化層，包括氧化硅、氮氧化硅；也可為高 K 介質(zhì)，例如 HfA10N、HfSiA10N、HfTaA10N、HfTiA10N、Hf0N、HfSi0N、HfTa0N、HfT1N, A1203、La203、ZrO2, LaAlO中的一種或其組合，柵介質(zhì)層的厚度可以為Inm-1OnmJiJ如3nm、5nm或8nm。所述功函數(shù)調(diào)節(jié)層可以采用TiN、TaN等材料制成,其厚度范圍為3nm?15nm。所述柵極金屬層可以為一層或者多層結(jié)構(gòu)。其材料可以為TaN、TaC、TiN、TaAIN、TiAIN、MoAIN、TaTbN, TaErN, TaYbN, TaSiN、Hf SiN、MoSiN、RuTax, NiTax 中的一種或其組合。其厚度范圍例如可以為10nm-40nm,如20nm或30nm。
[0057]根據(jù)本發(fā)明提供抑制源漏摻雜區(qū)擴(kuò)散不均的方法，具體的，在源漏擴(kuò)展區(qū)形成之后，通過離子注入的方法在所述半導(dǎo)體的源漏擴(kuò)展區(qū)中形成擴(kuò)散阻擋層，該阻擋層由非摻雜雜質(zhì)形成，并且與源漏擴(kuò)展區(qū)具有一致的濃度分布，即源漏區(qū)中，摻雜濃度較大的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較大，對(duì)離子擴(kuò)散的抑制作用也越強(qiáng)，反之，摻雜濃度較小的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較小，對(duì)離子擴(kuò)散的抑制作用也越弱，因此，可在退火后具有相同的擴(kuò)散長(zhǎng)度，不會(huì)影響有效溝道長(zhǎng)度的變化，有效地改善了器件性能，而不增加工藝復(fù)雜度。
[0058]雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。
[0059]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種FinFET制造方法，包括: a.提供襯底(100)、鰭片(200)和偽柵疊層(500)； b.對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成源漏擴(kuò)展區(qū)(202)； c.對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成擴(kuò)散阻擋區(qū)(203)，所述擴(kuò)散阻擋區(qū)(203)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)(202) —致； d.在偽柵疊層(500)兩側(cè)形成側(cè)墻(505)； e.在側(cè)墻兩側(cè)的襯底中形成源漏區(qū)并進(jìn)行退火，形成層間介質(zhì)層(450)； f.去除偽柵疊層(500)形成偽柵空位，在所述偽柵空位中淀積柵極疊層(600)。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，形成所述源漏擴(kuò)展區(qū)(202)的雜質(zhì)為硼。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，形成所述擴(kuò)散阻擋區(qū)(203)的雜質(zhì)為碳。
4.根據(jù)權(quán)利要求3所述的制造方法，其特征在于，所述擴(kuò)散阻擋區(qū)(203)的注入劑量為1.5el5cm 2 ?7.5el5ecm 2。
5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，形成所述擴(kuò)散阻擋區(qū)(203)的雜質(zhì)為鍺。
6.根據(jù)權(quán)利要求5所述的制造方法，其特征在于，所述擴(kuò)散阻擋區(qū)(203)的注入劑量為3el4cm2 ?1.5el5ecm2。
7.—種半導(dǎo)體結(jié)構(gòu),包括: 襯底(100)； 位于所述襯底(100)上的鰭片(200)； 覆蓋所述鰭片(200)鰭片(200)中部的柵極結(jié)構(gòu)(600)； 位于所述襯底(100)上方，鰭片(200)兩側(cè)的淺溝槽隔離(400)； 覆蓋所述淺溝槽隔離(400)的層間介質(zhì)層(450)； 位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中的源漏擴(kuò)展區(qū)(202)； 位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中，被源漏擴(kuò)展區(qū)(202)包含的源漏區(qū)； 位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中，與源漏擴(kuò)展區(qū)(202)的范圍一致的擴(kuò)散阻擋區(qū)(203)； 其中，所述擴(kuò)散阻擋區(qū)(203)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)(202)摻雜濃度峰值相一致。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，形成所述源漏擴(kuò)展區(qū)(202)的雜質(zhì)為硼。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，形成所述擴(kuò)散阻擋區(qū)(203)的雜質(zhì)為碳。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述擴(kuò)散阻擋區(qū)(203)的注入劑量為 1.5el5cm 2 ?7.5el5ecm 2。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，形成所述擴(kuò)散阻擋區(qū)(203)的雜質(zhì)為鍺。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述擴(kuò)散阻擋區(qū)(203)的注入劑 bO TTT^ ΓΛ T ΓΛ.Tτττ^τΛ / ?=\=Τ
【專利摘要】本發(fā)明提供了一種FinFET制造方法，包括：a.提供襯底(100)、鰭片(200)和偽柵疊層(500)；b.對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成源漏擴(kuò)展區(qū)(202)；c.對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成擴(kuò)散阻擋區(qū)(203)，所述擴(kuò)散阻擋區(qū)(203)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)(202)吻合，即在源漏深度方向的誤差不超過5nm；d.在偽柵疊層(500)兩側(cè)形成側(cè)墻(505)；e.在側(cè)墻兩側(cè)的襯底中形成源漏區(qū)并進(jìn)行退火，形成層間介質(zhì)層(450)；f.去除偽柵疊層(500)形成偽柵空位，在所述偽柵空位中淀積柵極疊層(600)。根據(jù)本發(fā)明提供抑制源漏摻雜區(qū)擴(kuò)散不均的方法，有效地改善了器件性能，而不增加工藝復(fù)雜度。
【IPC分類】H01L29-78, H01L21-265, H01L29-36, H01L21-336
【公開號(hào)】CN104576384
【申請(qǐng)?zhí)枴緾N201310478709
【發(fā)明人】尹海洲, 劉云飛
【申請(qǐng)人】中國(guó)科學(xué)院微電子研究所
【公開日】2015年4月29日
【申請(qǐng)日】2013年10月14日
【公告號(hào)】WO2015054925A1