一種mosfet結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種MOSFET結(jié)構(gòu)及其制造方法。更具體而言，涉及一種用于降低關(guān)態(tài)漏電流的MOSFET結(jié)構(gòu)及其制造方法。
技術(shù)背景
[0002]隨著器件越來越薄，器件關(guān)態(tài)時由帶帶隧穿引發(fā)的柵致漏極泄漏(GIDL)電流越來越大，它已經(jīng)成為嚴(yán)重限制MOSFET以及FLASH存儲器的問題之一。GIDL電流本身便引入了熱空穴注入，它使得空穴陷落在柵氧化層中從而導(dǎo)致器件的不穩(wěn)定性以及能導(dǎo)致柵氧層擊穿。因此隨著氧化層厚度的減小，關(guān)態(tài)氧化層的可靠性將會越來越重要，此方面已經(jīng)引發(fā)了越來越多的關(guān)注。
[0003]減小GIDL的常規(guī)技術(shù)是提高柵氧化層形成的溫度到大約1000°C到1100°C。提高氧化溫度主要是較少襯底的表面態(tài)密度，以減少GIDL。現(xiàn)在的主流工藝主要是通過快速熱氧化作用工藝(RTO)和現(xiàn)場水汽生成工藝(In-situ steam generat1n, ISSG)來生長柵氧化層。但是RTO比用氧化爐的氧化作用會導(dǎo)致柵氧化層更差的均勻性，這種不均勻?qū)е缕骷拈撝惦妷鹤兓?，這是不希望的；此外利用ISSG生長氧化層，隨著器件尺寸的縮小到55nm制程以下，對GIDL電流減小的控制能力也逐漸減低。
[0004]另一種減小GIDL的技術(shù)是減小輕摻雜漏區(qū)(LDD)的濃度。由于器件尺寸減少，短溝道效應(yīng)成為日漸嚴(yán)重的問題。LDD的主要目的是為了這種抑制短溝道效應(yīng)。為了降低短溝道效應(yīng)，LDD必須采用超淺結(jié)。但是為了避免驅(qū)動電流的降低，LDD的濃度也日益增強(qiáng)。如果采用一味降低LDD濃度的方法來減小GIDL電流，就會增加溝道區(qū)電阻，同時降低了驅(qū)動電流，讓器件的性能變差。因此，一味地用減小LDD的濃度來降低GIDL電流對未來的集成電路(IC)器件也是不可取的。
[0005]因此，如何提供一種可有效減小MOS器件GIDL電流的MOS管制作方法，已成為業(yè)界亟待解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供了一種有效減小MOS器件GIDL電流的MOS管制作方法，有效抑制了器件的短溝道效應(yīng)，提高了器件性能。具體地，本發(fā)明提供的制造方法包括以下步驟:
[0007]一種MOSFET制造方法，包括:
[0008]a.提供襯底；
[0009]b.在襯底上形成偽柵疊層；
[0010]c.在偽柵疊層兩側(cè)形成源漏擴(kuò)展區(qū)；
[0011]d.在漏擴(kuò)展區(qū)一側(cè)的襯底中形成擴(kuò)散阻擋區(qū)；
[0012]e.在偽柵疊層兩側(cè)形成側(cè)墻，在側(cè)墻兩側(cè)形成源漏區(qū)并進(jìn)行退火；
[0013]f.形成覆蓋源漏區(qū)的層間介質(zhì)層，去除偽柵疊層以形成偽柵空位；
[0014]g.在所述偽柵空位中形成柵極疊層。
[0015]其中，所述的擴(kuò)散阻擋區(qū)范圍內(nèi)包含漏擴(kuò)展區(qū)，形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)元素是碳，所述的擴(kuò)散阻擋區(qū)的雜質(zhì)濃度大于lelScm—3。
[0016]其中，形成所述的擴(kuò)散阻擋區(qū)的方法是離子注入，所述離子注入的方向與襯底垂直，并使用掩膜板覆蓋源端的襯底；或者，所述離子注入的角度大于α，其中tana =L / H，L為源擴(kuò)展區(qū)的長度，H為偽柵疊層的厚度。
[0017]其中，退火后，所述源擴(kuò)展區(qū)長度大于漏擴(kuò)展區(qū)。
[0018]相應(yīng)的，本發(fā)明還提供了一種MOSFET結(jié)構(gòu)，包括:
[0019]襯底；
[0020]位于所述襯底上方的柵極疊層；
[0021]位于所述柵極疊層兩側(cè)襯底中的源漏區(qū)；
[0022]覆蓋所述源漏區(qū)的層間介質(zhì)層；
[0023]位于柵極疊層兩側(cè)邊緣下方的源漏擴(kuò)展區(qū)；
[0024]位于源漏區(qū)的襯底中的擴(kuò)散阻擋區(qū)，
[0025]其中，所述源擴(kuò)展區(qū)的長度大于漏擴(kuò)展區(qū)的長度。
[0026]其中，所述擴(kuò)散阻擋層位于漏區(qū)一側(cè)的襯底中，形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)元素是碳，所述擴(kuò)散阻擋區(qū)的雜質(zhì)濃度大于1018cnT3。
[0027]根據(jù)本發(fā)明提供的MOS晶體管結(jié)構(gòu)，通過在漏端一側(cè)的半導(dǎo)體襯底中形成擴(kuò)散阻止區(qū)，來抑制在源漏擴(kuò)展區(qū)形成之后，由于后續(xù)工藝中的退火等因素而引起的雜質(zhì)擴(kuò)散，減小了漏擴(kuò)展區(qū)向柵極下方的襯底中擴(kuò)散的長度，即減小了 GIDL效應(yīng)作用的區(qū)域，從而有效地減小了由GIDL效應(yīng)所引起的漏電流。與現(xiàn)有技術(shù)相比，本發(fā)明有效地抑制了短溝道效應(yīng)的不良影響，降低了工藝復(fù)雜度，提高了器件性能。
【附圖說明】
[0028]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0029]圖1?圖11為根據(jù)本發(fā)明的一個【具體實施方式】中MOSFET各個制造階段的剖面圖。
[0030]附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。
【具體實施方式】
[0031]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施例作詳細(xì)描述。
[0032]下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0033]本發(fā)明提供了一種MOSFET結(jié)構(gòu)，包括:
[0034]襯底100 ；
[0035]位于所述襯底100上方的柵極疊層600 ；
[0036]位于所述柵極疊層600兩側(cè)襯底中的源漏區(qū)102 ；
[0037]覆蓋所述源漏區(qū)的層間介質(zhì)層500 ；
[0038]位于柵極疊層600兩側(cè)邊緣下方的源漏擴(kuò)展區(qū)1laUOlb ；
[0039]位于源漏區(qū)102的襯底中的擴(kuò)散阻擋區(qū)105，
[0040]其中，所述源擴(kuò)展區(qū)1la的長度大于漏擴(kuò)展區(qū)1lb的長度。
[0041]其中，所述擴(kuò)散阻擋層105位于漏區(qū)一側(cè)的襯底100中，形成所述擴(kuò)散阻擋區(qū)105的雜質(zhì)元素是碳，所述的擴(kuò)散阻擋區(qū)105的雜質(zhì)濃度大于lelScm—3。
[0042]半導(dǎo)體溝道區(qū)位于襯底的表面，其優(yōu)選材料為單晶硅或單晶鍺合金薄膜，其厚度為5?20nm。該區(qū)域是極輕摻雜甚至未摻雜的。在摻雜的情況下，其摻雜類型與源漏區(qū)摻雜相反。
[0043]源區(qū)和漏區(qū)分別位于柵極疊層600兩側(cè)，襯底上方的半導(dǎo)體層內(nèi)。源區(qū)的厚度大于漏區(qū)的厚度?？拷磪^(qū)一側(cè)的溝道部分厚度大于靠近漏端一側(cè)的溝道厚度，為1nm?60nmo
[0044]下面結(jié)合附圖對本發(fā)明的制作方法進(jìn)行詳細(xì)說明，包括以下步驟。需要說明的是，本發(fā)明各個實施例的附圖僅是為了示意的目的，因此沒有必要按比例繪制。
[0045]首先提供襯底100，所述襯底材料可以是單質(zhì)半導(dǎo)體，如硅、鍺，也可以是化合物半導(dǎo)體，如氮化鎵、砷化鎵、磷化銦等?？紤]到工藝兼容性，在本實施例中，優(yōu)選的，采用硅作為襯底100的材料。
[0046]接下來，在所述襯底100上形成偽柵結(jié)構(gòu)200，如圖1所示。所述偽柵結(jié)構(gòu)200可以是單層的，也可以是多層的。偽柵結(jié)構(gòu)200可以包括聚合物材料、非晶硅、多晶硅或TiN，厚度可以為1nm?200nm。本實施例中，偽柵結(jié)構(gòu)包括多晶硅和二氧化，具體的，采用化學(xué)汽相淀積的方法在柵極空位中填充多晶硅，其高度略低于側(cè)墻10?20nm，接著在多晶硅上方形成一層二氧化硅介質(zhì)層，形成方法可以是外延生長、氧化、CVD等。接著采用常規(guī)CMOS工藝光刻和刻蝕所淀積的偽柵疊層形成柵電極圖形。硅鍺溝道層101中被柵極介質(zhì)層所覆蓋的部分形成晶體管的溝道區(qū)。需說明地是，以下若無特別說明，本發(fā)明實施例中各種介質(zhì)材料的淀積均可采用上述所列舉的形成柵介質(zhì)層相同或類似的方法，故不再贅述。
[0047]接下來，對偽柵結(jié)構(gòu)200兩側(cè)的襯底進(jìn)行摻雜，以形成源漏擴(kuò)展區(qū)101a、101b，如圖2所示。還可以進(jìn)行Halo注入，以形成Halo注入?yún)^(qū)。其中源漏擴(kuò)展區(qū)的雜質(zhì)類型與器件類型一致，Halo注入的雜質(zhì)類型與器件類型相反。
[0048]接下來，在所述半導(dǎo)體結(jié)構(gòu)上淀積光刻膠，再通過曝光、顯影等步驟，使其暴露出漏端一側(cè)的半導(dǎo)體結(jié)構(gòu)，如圖3所示。接下來，對所述半導(dǎo)體結(jié)構(gòu)進(jìn)行垂直方向上的離子注入，以在漏端形成擴(kuò)散阻擋區(qū)，如圖3所示。形成所述擴(kuò)散阻擋區(qū)的元素為碳，由于碳是中性雜質(zhì)，在漏擴(kuò)展區(qū)中注入碳之后不會影響漏區(qū)的載流子濃度，但卻大大提高了漏區(qū)一側(cè)的雜質(zhì)濃度，從而增大了載流子擴(kuò)散時受到的散射頻率，有效地減小了漏擴(kuò)展區(qū)中載流子的擴(kuò)散長度。具體的，所述的擴(kuò)散阻擋區(qū)105的雜質(zhì)濃度大于lelScm—3。離子注入完成后的器件結(jié)構(gòu)剖面圖如圖4所示。
[0049]可選的，在形成擴(kuò)散阻擋區(qū)105時，也可使用偽柵疊層作為掩膜代替光刻膠，通過傾斜的離子注入的方法實現(xiàn)碳的注入。具體的，如圖5所示，離子注入的最小角度為α，其中tana =L / H，L為源擴(kuò)展區(qū)1la的長度，H為偽柵疊層200的厚度