FinFET檢測結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及半導(dǎo)體技術(shù)領(lǐng)域，特別是涉及一種FinFET檢測結(jié)構(gòu)。
【背景技術(shù)】
[0002]在先進(jìn)互補金屬氧化物半導(dǎo)體(CMOS)產(chǎn)業(yè)中，隨著22nm及更小尺寸的到來，為了改善短溝道效應(yīng)并提高器件的性能，鰭式場效應(yīng)晶體管(Fin Field-effect transistor,FinFET)由于其獨特的結(jié)構(gòu)被廣泛的采用。FinFET是一種特殊的金屬氧化物半導(dǎo)體場效應(yīng)管，其結(jié)構(gòu)通常是在絕緣體上硅基片上形成，包括狹窄而獨立的硅條，作為垂直的溝道結(jié)構(gòu)，也稱為鰭片，在鰭片的兩側(cè)設(shè)置有柵極結(jié)構(gòu)。具體如圖1所示，現(xiàn)有技術(shù)中的一種FinFET的結(jié)構(gòu)包括:襯底10、源極11、漏極12、鰭片13及圍繞在鰭片13兩側(cè)及上方的柵極14。
[0003]—般而言，F(xiàn)inFET具有更小的器件結(jié)構(gòu)，且性能較好。但是業(yè)內(nèi)也逐漸的發(fā)現(xiàn)這種結(jié)構(gòu)盡管有效的提升了器件的性能，同時也存在諸多缺陷。例如，目前通常在源極11和漏極12上插塞(CCT)，所述插塞通過金屬硅化物層與源極11和漏極12相連接。尤其是針對后金屬娃化物工藝(silicide last process)，如何控制金屬娃化物層的Rs(薄層電阻)，使之維持較小的阻值，對于提升器件的性能就顯得極為重要。
[0004]另外，源漏區(qū)的應(yīng)力對FinFET也有著很大的影響，例如，金屬硅化物層能夠?qū)系喇a(chǎn)生張應(yīng)力，增大晶體管的跨導(dǎo)，但是跨導(dǎo)的大小需要根據(jù)實際需求而定，并非越大越好，此外，產(chǎn)生的張應(yīng)力還會誘發(fā)錯位等。而隨著現(xiàn)有FinFET中的插塞結(jié)構(gòu)更窄，如何降低源漏區(qū)應(yīng)力對FinFET的影響，也同樣是關(guān)系到器件的性能。
[0005]然而，目前尚未發(fā)現(xiàn)能夠同時檢測源漏區(qū)應(yīng)力及金屬硅化物層的薄層電阻對FinFET的影響的檢測結(jié)構(gòu)。
【實用新型內(nèi)容】
[0006]本實用新型的目的在于提供一種FinFET檢測結(jié)構(gòu)，以同時檢測源漏區(qū)應(yīng)力及金屬娃化物層的薄層電阻對F i nFET的影響。
[0007]為解決上述技術(shù)問題，本實用新型提供一種FinFET檢測結(jié)構(gòu)，包括多個檢測部分，每個檢測部分包括形成于一半導(dǎo)體基底上的鰭、橫跨所述鰭的柵極、形成于所述鰭下方并位于所述柵極兩側(cè)的源漏區(qū)、位于源漏區(qū)上的插塞以及連接所述源漏區(qū)和插塞的金屬硅化物層;所述多個檢測部分至少源漏區(qū)的寬度和/或插塞的數(shù)量不同。
[0008]可選的，對于所述的FinFET檢測結(jié)構(gòu)，所述多個檢測部分組成相鄰的第一檢測區(qū)域和第二檢測區(qū)域，所述第一檢測區(qū)域中檢測部分的數(shù)量多于第二檢測區(qū)域中檢測部分的數(shù)量。
[0009]可選的，對于所述的FinFET檢測結(jié)構(gòu)，所述第一檢測區(qū)域中的檢測部分呈陣列分布。
[0010]可選的，對于所述的FinFET檢測結(jié)構(gòu)，在每排中，每個檢測部分插塞數(shù)量相同，源漏區(qū)的寬度逐漸增大。[0011 ]可選的，對于所述的FinFET檢測結(jié)構(gòu)，在每列中，所述檢測部分的數(shù)量遞增。
[0012]可選的，對于所述的FinFET檢測結(jié)構(gòu)，第一列為一個檢測部分。
[0013]可選的，對于所述的FinFET檢測結(jié)構(gòu)，自第二列起每列中每個檢測部分源漏區(qū)的寬度相同，插塞的數(shù)量遞增。
[0014]可選的，對于所述的FinFET檢測結(jié)構(gòu)，所述第二檢測區(qū)域中包括兩個檢測部分。
[0015]可選的，對于所述的FinFET檢測結(jié)構(gòu)，所述兩個檢測部分皆是位于柵極兩側(cè)的插塞數(shù)量不同，所述兩個檢測部分彼此位于柵極異側(cè)的插塞數(shù)量相同。
[0016]可選的，對于所述的FinFET檢測結(jié)構(gòu)，在一個檢測部分中，柵極兩側(cè)的插塞數(shù)量分布為一個和兩個。
[0017]本實用新型提供的FinFET檢測結(jié)構(gòu)，包括多個檢測部分，每個檢測部分包括形成于一半導(dǎo)體基底上的鰭、橫跨所述鰭的柵極、形成于所述鰭下方并位于所述柵極兩側(cè)的源漏區(qū)、位于源漏區(qū)上的插塞以及連接所述源漏區(qū)和插塞的金屬硅化物層;所述多個檢測部分至少源漏區(qū)的寬度和/或插塞的數(shù)量不同。與現(xiàn)有技術(shù)相比，本實用新型中通過設(shè)置具有不同源漏區(qū)的寬度和/或插塞的數(shù)量的檢測部分，能夠檢測源漏區(qū)應(yīng)力及金屬硅化物層的薄層電阻對FinFET各自產(chǎn)生的影響，從而有助于提高FinFET的性能。
【附圖說明】
[0018]圖1為現(xiàn)有技術(shù)中一種FinFET器件結(jié)構(gòu)的結(jié)構(gòu)不意圖；
[0019]圖2為本實用新型實施例中的FinFET檢測結(jié)構(gòu)中檢測部分的結(jié)構(gòu)示意圖；
[0020]圖3為本實用新型實施例中的FinFET檢測結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0021]下面將結(jié)合示意圖對本實用新型的FinFET檢測結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本實用新型的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實用新型，而仍然實現(xiàn)本實用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本實用新型的限制。
[0022]在下列段落中參照附圖以舉例方式更具體地描述本實用新型。根據(jù)下面說明和權(quán)利要求書，本實用新型的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。
[0023]本實用新型的核心思想是，提供一種FinFET檢測結(jié)構(gòu)，包括多個檢測部分，每個檢測部分包括形成于一半導(dǎo)體基底上的鰭、橫跨所述鰭的柵極、形成于所述鰭下方并位于所述柵極兩側(cè)的源漏區(qū)、位于源漏區(qū)上的插塞以及連接所述源漏區(qū)和插塞的金屬硅化物層；所述多個檢測部分至少源漏區(qū)的寬度和/或插塞的數(shù)量不同。通過設(shè)置具有不同源漏區(qū)的寬度和/或插塞的數(shù)量的檢測部分，能夠檢測源漏區(qū)應(yīng)力及金屬硅化物層的薄層電阻對FinFET各自產(chǎn)生的影響，從而有助于提高FinFET的性能。
[0024]下面，請參考圖2和圖3，對本實用新型的FinFET檢測結(jié)構(gòu)進(jìn)行詳細(xì)說明。其中圖2為本實用新型實施例中的FinFET檢測結(jié)構(gòu)中檢測部分的結(jié)構(gòu)示意圖；圖3為本實用新型實施例中的FinFET檢測結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0025]本實用新型提供的FinFET檢測結(jié)構(gòu)，包括多個檢測部分，圖2示出了I個檢測結(jié)構(gòu)100，每個檢測部分100包括形成于一半導(dǎo)體基底(未圖示)上的鰭102、橫跨所述鰭102的柵極101、形成于所述鰭102下方并位于所述柵極101兩側(cè)的源漏區(qū)S/D、位于源漏區(qū)S/D上的插塞103以及連接所述源漏區(qū)S/D和插塞103的金屬硅化物層(未圖示)，由圖2可見，所述鰭102的數(shù)量、插塞103的數(shù)量都是可以變動的，即在本實用新型中，所述鰭102的數(shù)量可以依據(jù)需要進(jìn)行選擇，而對于不同的檢測部分100，還有著源漏區(qū)的寬度和/或插塞103的數(shù)量不同這一特點。
[0026]通常，所述半導(dǎo)體襯底可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，所述半導(dǎo)體襯底選用單晶硅材料構(gòu)成。在所述半導(dǎo)