一種finfet結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體工藝，具體的，本發(fā)明涉及一種FINFET結(jié)構(gòu)及其制造方法。
技術(shù)背景
[0002]隨著半導(dǎo)體器件的尺寸按比例縮小，出現(xiàn)了閾值電壓隨溝道長度減小而下降的問題，也即，在半導(dǎo)體器件中產(chǎn)生了短溝道效應(yīng)。為了應(yīng)對來自半導(dǎo)體涉及和制造方面的挑戰(zhàn)，導(dǎo)致了鰭片場效應(yīng)晶體管，即FinFET的發(fā)展。
[0003]在FinFET工藝中，多采用離子注入的方式形成源漏區(qū)摻雜，而眾所周知，離子注入的深度滿足正態(tài)分布，注入離子會在有效注入深度范圍內(nèi)上下波動，形成一定的濃度分布梯度，如圖一所示，并且在退火之后，濃度梯度會引起載流子擴(kuò)散不均，濃度較高的地方擴(kuò)散較多，會引起溝道長度在垂直于溝道的方向發(fā)生改變，如圖2所示，影響器件性能。為了獲得盡量均勻的源漏區(qū)摻雜濃度，可采用分多次注入來減小離子注入產(chǎn)生的濃度梯度，然而隨著鰭片高度的增加，多次離子注入會增加工藝復(fù)雜度同時由于濃度分布的存在，多次注入仍然會存在一定程度的濃度梯度，并不能很好地抑制擴(kuò)散不均的現(xiàn)象。
[0004]針對這一問題，本發(fā)明提供了一種抑制源漏摻雜區(qū)擴(kuò)散不均的方法，具體的，在源漏擴(kuò)展區(qū)形成之后，通過離子注入的方法在所述半導(dǎo)體的源漏擴(kuò)展區(qū)中形成擴(kuò)散阻擋層，該阻擋層由非摻雜雜質(zhì)形成，并且與源漏擴(kuò)展區(qū)具有一致的濃度分布，即源漏區(qū)中，摻雜濃度較大的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較大，對離子擴(kuò)散的抑制作用也越強(qiáng)，反之，摻雜濃度較小的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較小，對離子擴(kuò)散的抑制作用也越弱，因此，可在退火后具有相同的擴(kuò)散長度，不會影響有效溝道長度的變化，有效地改善了器件性能，而不增加工藝復(fù)雜度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種FinFET制造方法，有效地避免了三角形鰭片形狀在源漏區(qū)摻雜中造成的不良影響，優(yōu)化了器件性能，同時降低了工藝復(fù)雜度。具體的，該方法包括:
[0006]一種FinFET制造方法，包括:
[0007]a.提供襯底、轄片和偽棚置層；
[0008]b.對所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成源漏擴(kuò)展區(qū)；
[0009]c.對所述半導(dǎo)體結(jié)構(gòu)進(jìn)行離子注入，形成擴(kuò)散阻擋區(qū)，所述擴(kuò)散阻擋區(qū)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)一致；
[0010]d.在偽柵疊層兩側(cè)形成側(cè)墻；
[0011]e.在側(cè)墻兩側(cè)的襯底中形成源漏區(qū)并進(jìn)行退火，形成層間介質(zhì)層；
[0012]f.去除偽柵疊層形成偽柵空位，在所述偽柵空位中淀積柵極疊層。
[0013]其中，形成所述源漏擴(kuò)展區(qū)的雜質(zhì)為硼。
[0014]其中，形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)為碳，注入劑量為1.5el5cm_2?7.5el5ecm_2。
[0015]其中，形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)為鍺，注入劑量為3el4Cm_2?1.5el5eCm_2。
[0016]相應(yīng)的，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)，包括:
[0017]襯底；
[0018]位于所述襯底上的鰭片；
[0019]覆蓋所述鰭片鰭片中部的柵極結(jié)構(gòu)；
[0020]位于所述襯底上方，鰭片兩側(cè)的淺溝槽隔離；
[0021]覆蓋所述淺溝槽隔離的層間介質(zhì)層；
[0022]位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中的源漏擴(kuò)展區(qū)；
[0023]位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中，被源漏擴(kuò)展區(qū)包含的源漏區(qū)；
[0024]位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中，與源漏擴(kuò)展區(qū)的范圍一致的擴(kuò)散阻擋區(qū)；
[0025]其中，所述擴(kuò)散阻擋區(qū)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)的摻雜濃度峰值相一致。
[0026]其中，形成所述源漏擴(kuò)展區(qū)的雜質(zhì)為硼。
[0027]其中，形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)為碳，注入劑量為1.5el5cm_2?7.5el5ecm_2。
[0028]其中，形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)為鍺，注入劑量為3el4Cm_2?1.5el5eCm_2。
[0029]其中，所述擴(kuò)散阻擋區(qū)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)吻合，即在源漏深度方向的誤差不超過5nm。
[0030]根據(jù)本發(fā)明提供抑制源漏摻雜區(qū)擴(kuò)散不均的方法，具體的，在源漏擴(kuò)展區(qū)形成之后，通過離子注入的方法在所述半導(dǎo)體的源漏擴(kuò)展區(qū)中形成擴(kuò)散阻擋層，該阻擋層由非摻雜雜質(zhì)形成，并且與源漏擴(kuò)展區(qū)具有一致的濃度分布，即源漏區(qū)中，摻雜濃度較大的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較大，對離子擴(kuò)散的抑制作用也越強(qiáng)，反之，摻雜濃度較小的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較小，對離子擴(kuò)散的抑制作用也越弱，因此，可在退火后具有相同的擴(kuò)散長度，不會影響有效溝道長度的變化，有效地改善了器件性能，而不增加工藝復(fù)雜度。
【附圖說明】
[0031]圖1是現(xiàn)有技術(shù)中離子注入后半導(dǎo)體中的雜質(zhì)濃度分布圖。
[0032]圖2是現(xiàn)有技術(shù)中退火之后的雜質(zhì)分布圖。
[0033]圖3、圖4、圖6和圖7示意性地示出形成根據(jù)本發(fā)明的制造方法在各階段半導(dǎo)體結(jié)構(gòu)的剖面圖。
[0034]圖5示意性的示出了本發(fā)明中擴(kuò)散阻擋層與源漏擴(kuò)散區(qū)的雜質(zhì)濃度分布圖。
[0035]圖8示出了根據(jù)本發(fā)明的制作方法形成的半導(dǎo)體的三維結(jié)構(gòu)圖。
【具體實施方式】
[0036]參見圖8，本發(fā)明提供了一種FinFET結(jié)構(gòu)，包括:襯底100 ;位于所述襯底100上的鰭片200 ;覆蓋所述鰭片200鰭片200中部的柵極結(jié)構(gòu)600 ;位于所述襯底100上方，鰭片200兩側(cè)的淺溝槽隔離400 ;覆蓋所述淺溝槽隔離400的層間介質(zhì)層450 ;位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中的源漏擴(kuò)展區(qū)202 ;位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中，被源漏擴(kuò)展區(qū)202包含的源漏區(qū)；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭片中，與源漏擴(kuò)展區(qū)202的范圍與的擴(kuò)散阻擋區(qū)203相一致；其中，所述擴(kuò)散阻擋區(qū)203的濃度峰值所處的位置與源漏擴(kuò)展區(qū)202濃度峰值相一致，即在源漏深度方向的誤差不超過5nm。其中，形成所述源漏擴(kuò)展區(qū)的雜質(zhì)為硼。
[0037]在FinFET工藝中，多采用離子注入的方式形成源漏區(qū)摻雜，而眾所周知，離子注入的深度滿足正態(tài)分布，注入離子會在有效注入深度范圍內(nèi)上下波動，形成一定的濃度分布梯度，如圖一所示，并且在退火之后，濃度梯度會引起載流子擴(kuò)散不均，濃度較高的地方擴(kuò)散較多，會引起溝道長度在垂直于溝道的方向發(fā)生改變，如圖2所示，影響器件性能。為了獲得盡量均勻的源漏區(qū)摻雜濃度，可采用分多次注入來減小離子注入產(chǎn)生的濃度梯度，然而隨著鰭片高度的增加，多次離子注入會增加工藝復(fù)雜度同時由于濃度分布的存在，多次注入仍然會存在一定程度的濃度梯度，并不能很好地抑制擴(kuò)散不均的現(xiàn)象。
[0038]通過本發(fā)明提供的結(jié)構(gòu)，在所述半導(dǎo)體的源漏擴(kuò)展區(qū)中形成擴(kuò)散阻擋層，該阻擋層由非摻雜雜質(zhì)形成，并且與源漏擴(kuò)展區(qū)具有一致的濃度分布，即源漏區(qū)中，摻雜濃度較大的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較大，對離子擴(kuò)散的抑制作用也越強(qiáng)，反之，摻雜濃度較小的位置處擴(kuò)散阻擋雜質(zhì)的濃度也比較小，對離子擴(kuò)散的抑制作用也越弱，因此，可在退火后具有相同的擴(kuò)散長度，不會影響有效溝道長度的變化，有效地改善了器件性能，而不增加工藝復(fù)雜度。
[0039]襯底100包括硅襯底(例如硅晶片)。其中，襯底100可以包括各種摻雜配置。其他實施例中襯底100還可以包括其他基本半導(dǎo)體，例如鍺或化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。典型地，襯底100可以具有但不限于約幾百微米的厚度，例如可以在400um-800um的厚度范圍內(nèi)。
[0040]鰭片200通過刻蝕襯底100形成，與襯底100具有相同的材料和晶向，通常，鰭片200的長度為80nm?200nm,厚度為為30nm?50nm。源漏區(qū)位于鰭片200兩端，具有相同的長度。溝道位于鰭片200中部，源漏區(qū)之間，長度為30?50nm。
[0041]柵極疊層600包括柵極介質(zhì)層、功函數(shù)調(diào)節(jié)層和柵極金屬層。
[0042]形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)可以為碳,注入劑量為1.5el5cm_2?7.5el5ecm_2。形成所述擴(kuò)散阻擋區(qū)的雜質(zhì)也可以為鍺，摻雜濃度為3el4cnT3?1.5el5ecnT3。其中，所述擴(kuò)散阻擋區(qū)的濃度峰值所處的位置與源漏擴(kuò)展區(qū)的摻雜濃度峰值相一致，即在源漏深度方向的誤差不超過5nm。
[0043]以下將參照附圖更詳細(xì)地描述本實發(fā)明。在各個附圖中，相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0044]應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時，當(dāng)將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚?、另一個區(qū)域“下面”或“下方”。
[0045]如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。
[0046]在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來實現(xiàn)本發(fā)明。
[0047]首先，本發(fā)明意圖制作位于襯底100上方的半導(dǎo)體鰭片200。僅僅作為示例，襯底100和鰭片200都由硅組成。通過在襯底100表面外延生長半導(dǎo)體層并刻蝕該半導(dǎo)體層而形成鰭片200，所述外延生長方法可以是分子束外延法(MBE)或其他方法，所述刻蝕方法可以是干法刻蝕或干法/濕法刻蝕。鰭片200高度為100?150nm。
[0048]接下來，對所述半導(dǎo)體結(jié)構(gòu)進(jìn)行淺溝槽隔離，以形成淺溝槽隔離結(jié)構(gòu)400。優(yōu)選地，首先在半導(dǎo)體鰭片200上成氮化硅和緩沖二氧化硅圖形，作為溝槽腐蝕的掩膜。接下來在襯底100上腐蝕出具有一定深度和側(cè)墻角度的溝槽。然后生長一薄層二氧化硅，以圓滑溝槽的頂角和去掉刻蝕過程中在硅表面引入的損傷。氧化之后進(jìn)行溝槽填充，填充介質(zhì)可以是二氧化硅。接下來使用CMP工藝對半導(dǎo)體襯底表面進(jìn)行平坦化，氮化硅作為CMP的阻擋層。之后，以氮化硅為掩膜，對半導(dǎo)體結(jié)構(gòu)表面進(jìn)行刻蝕，為了避免后續(xù)工藝中擴(kuò)散時在鰭片200中引入縱向擴(kuò)散，所述刻蝕深度大于實際所需