陣列基板單元結(jié)構(gòu)、陣列基板、顯示裝置以及制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，尤其涉及一種陣列基板單元結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002] 目前的顯示技術(shù)朝著高分辨率、高PPI (每英寸像素）不斷的發(fā)展，如手機的分辨 率已經(jīng)達到1080P的水準（1080X1920)，而電視的分辨率更是達到4k(4096X2160)的級 另IJ，伴隨著分辨率的不斷提高，需要不斷提高薄膜晶體管（Thin Film Transistor，TFT)器 件的驅(qū)動能力，影響薄膜晶體管器件驅(qū)動能力的因素之一是存儲電容的大小。
[0003] 圖1為現(xiàn)有技術(shù)中的一種陣列基板單元結(jié)構(gòu)的制作流程示意圖，該陣列基板單元 結(jié)構(gòu)包括薄膜晶體管與存儲電容，如圖1所示，在同一基板上制作薄膜晶體管和存儲電容 的步驟包括：順序在基板110上沉積并形成緩沖層109與多晶硅層；首先通過對該多晶硅 層部分區(qū)域進行輕度離子摻雜形成薄膜晶體管的溝道區(qū)1011 ;然后，在多晶硅層上的溝道 區(qū)1011覆蓋掩膜1015,對多晶硅層上的有源區(qū)1014的對應(yīng)區(qū)域、存儲電容制作區(qū)進行重度 離子摻雜，形成薄膜晶體管的有源區(qū)1014和存儲電容的第一存儲電極106 ;接著，在多晶硅 層上形成柵極絕緣層102 ;在柵極絕緣層102上形成柵極103和第二存儲電極107 ;其中，上 述步驟中，利用等離子體進行重度離子摻雜形成薄膜晶體管的有源區(qū)1014和存儲電容的 第一存儲電極106的過程中，高能等離子體會對溝道區(qū)1011造成污染，從而影響器件性能； 同時，由于存儲電容的第一存儲電極106與第二存儲電極107之間的柵極絕緣層102的膜 厚較厚，導(dǎo)致該存儲電容的存儲能力較弱。
[0004]綜上，現(xiàn)有技術(shù)中存在著薄膜晶體管的溝道區(qū)容易被污染及存儲電容存儲能力較 小的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供一種陣列基板單元結(jié)構(gòu)及其制作方法、陣列基板、顯示裝置，用 來解決現(xiàn)有技術(shù)中存在的薄膜晶體管的溝道區(qū)容易受到污染及存儲電容存儲能力較小的 技術(shù)問題。
[0006]為了實現(xiàn)上述目的，本發(fā)明實施例提供了一種陣列基板單元結(jié)構(gòu)，包括薄膜晶體 管和存儲電容，所述薄膜晶體管至少包括：基板上依次形成的第一多晶硅層、柵極絕緣層的 第一部分、柵極，以及源極和漏極，所述第一多晶硅層上包括溝道區(qū)、源極區(qū)和漏極區(qū)，所述 源極和漏極分別與所述源極區(qū)和漏極區(qū)連接；所述存儲電容至少包括：所述基板上依次形 成的第一存儲電極，柵極絕緣層的第二部分，以及位于所述柵極絕緣層第二部分上的第二 存儲電極，所述第一存儲電極與所述第一多晶硅層同層設(shè)置；其中，所述柵極絕緣層的第一 部分包括一凸起部分，所述凸起部分與所述溝道區(qū)對應(yīng)，且所述柵極位于所述凸起部分上； 所述柵極絕緣層的第二部分為覆蓋在所述第一存儲電極上的柵極絕緣層的非凸起部分。
[0007]本發(fā)明實施例還提供了一種陣列基板單元結(jié)構(gòu)的制作方法，包括：在基板上至少 形成一層多晶硅層，對所述多晶硅層進行刻蝕，形成第一多晶硅層和第二多晶硅層，在所述 第一多晶硅層上還形成有溝道區(qū)和有源區(qū)；在所述第一多晶硅層和所述第二多晶硅層上形 成具有一凸起部分的柵極絕緣層，其中，所述柵極絕緣層的凸起部分與所述溝道區(qū)對應(yīng)；在 對第一多晶硅層的有源區(qū)和第二多晶硅層進行離子摻雜處理之前，先在第一多晶硅層和第 二多晶硅層上生長柵極絕緣層，能夠避免薄膜晶體管的溝道區(qū)受到污染。對所述第一多晶 硅層的有源區(qū)和所述第二多晶硅層進行離子摻雜處理，以在第一多晶硅層的有源區(qū)形成源 極區(qū)和漏極區(qū)，在所述柵極絕緣層的凸起部分上形成柵極；第二多晶硅層進行離子摻雜處 理后可作為存儲電容的第一存儲電極。在與所述第二多晶硅層對應(yīng)的所述柵極絕緣層上形 成第二存儲電極；因薄膜晶體管的柵極位于柵極絕緣層的凸起部分，存儲電極位于與所述 第二多晶硅層對應(yīng)的所述柵極絕緣層上，即柵極絕緣層的非凸起部分，因此，存儲電容的第 二存儲電極與薄膜晶體管的柵極之間具有高度差，使得制備出的存儲電容的電極之間的距 離差較小，可以增大存儲電容的存儲能力。
[0008] 在所述第一多晶硅層的源極區(qū)和漏極區(qū)上制作源極和漏極。
[0009] 本發(fā)明實施例還提供了一種陣列基板，包括由上述陣列基板單元結(jié)構(gòu)組成的陣 列。
[0010] 本發(fā)明實施例還提供了一種顯示裝置，包括上述的陣列基板。
[0011] 上述實施例中陣列基板單元結(jié)構(gòu)，包括薄膜晶體管和存儲電容，所述薄膜晶體管 至少包括：基板上依次形成的第一多晶硅層、柵極絕緣層的第一部分、柵極，以及源極和漏 極，所述第一多晶硅層上包括溝道區(qū)、源極區(qū)和漏極區(qū)，所述源極和漏極分別與所述源極區(qū) 和漏極區(qū)連接；所述存儲電容至少包括：所述基板上依次形成的第一存儲電極，柵極絕緣 層的第二部分，以及位于所述柵極絕緣層的第二部分上的第二存儲電極，所述第一存儲電 極與所述第一多晶硅層同層設(shè)置；其中，所述柵極絕緣層的第一部分包括一凸起部分，所述 凸起部分與所述溝道區(qū)對應(yīng)，且所述柵極位于所述凸起部分上；所述柵極絕緣層的第二部 分為覆蓋在所述第一存儲電極上的柵極絕緣層的非凸起部分，可以在沒有額外增加掩膜成 本的基礎(chǔ)上實現(xiàn)既不污染溝道區(qū)，又能增加存儲電容的目的。
【附圖說明】
[0012] 為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使 用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本 領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其 他的附圖。
[0013] 圖1為現(xiàn)有技術(shù)中的一種陣列基板單元結(jié)構(gòu)的制作流程示意圖；
[0014] 圖2本發(fā)明實施例中提供的一種陣列基板單元結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0015] 圖3為本發(fā)明實施例中提供的一種陣列基板單元結(jié)構(gòu)的制作方法的流程示意圖；
[0016] 圖4a至圖4e為本發(fā)明實施例中提供的另一種陣列基板單元結(jié)構(gòu)的制作方法的流 程不意圖。
【具體實施方式】
[0017] 為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進 一步地詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施 例。基于本發(fā)明實施例的設(shè)計構(gòu)思，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下通 過等同替換等方式所獲得的所有其它實施例也應(yīng)落入本發(fā)明的保護范圍之內(nèi)。
[0018] 本發(fā)明實施例提供了一種陣列基板單元結(jié)構(gòu)，圖2示出了所述陣列基板單元結(jié)構(gòu) 的截面圖，如圖2所示，該陣列基板單元結(jié)構(gòu)包括薄膜晶體管和存儲電容，所述薄膜晶體管 至少包括：基板110上依次形成的第一多晶硅層101、柵極絕緣層102的第一部分1021、柵 極103,以及源極104和漏極105,所述第一多晶硅層101包括溝道區(qū)1011、源極區(qū)1012和 漏極區(qū)1013,所述源極104和漏極105分別與所述源極區(qū)1012和漏極區(qū)1013連接，柵極絕 緣層102的第一部分1021位于第一多晶硅層101的溝道區(qū)1011的上面；
[0019] 所述存儲電容至少包括：所述基板110上依次形成的作為所述存儲電容的第一 存儲電極的第二多晶硅層106,柵極絕緣層102的位于第二多晶硅層106上面的第二部分 1022,以及位于所述柵極絕緣層102的第二部分1022上的第二存儲電極107,所述第二多晶 娃層106與所述第一多晶娃層101同層設(shè)置；
[0020] 其中，所述柵極絕緣層102的第一部分1021包括一柵極絕緣層102的凸起部分 1021a，所述凸起部分1021a與所述溝道區(qū)1011對應(yīng)，且所述柵極103位于所述凸起部分 1021a上；柵極絕緣層102除具有凸起部分1021a的第一部分1021的之外的部分為非凸起 部分，所述柵極絕緣層102的第二部分1022為覆蓋在所述第二多晶硅層106上的柵極絕緣 層102的非凸起部分，即第二部分1022與第一部分1021之間具有一定的高度差，該高度差 等于凸起部分1021a的高度。
[0021] 進一步的，圖2所示的陣列基板單元結(jié)構(gòu)還包括位于所述基板110上的緩沖層 109,所述緩沖層109用于承載所述第一多晶硅層101和所述第二多晶硅層106,用于保護第 一多晶硅層101和所述第二多晶硅層106、尤其是第一多晶硅層101上的溝道區(qū)1011免受 基板110上的雜質(zhì)粒子的影響。所述緩沖層109由氮化硅層和/或氧化硅層組成。所述緩 沖層109可以是氮化硅層，可以是氧化硅層，也可以是氮化硅層和氧化硅層的結(jié)合。
[0022] 進一步的，圖2所示的陣列基板單元結(jié)構(gòu)中所述源極104、漏極105和所述柵極 103之間還設(shè)有第二絕緣層108。所述第二絕緣層108用于隔離所述柵極103和所述源極 104、漏極 105。
[0023] 進一步的，現(xiàn)有技術(shù)中的柵極絕緣層102是在第一多晶硅層101的源極區(qū)1012、漏 極區(qū)1013以及第二多晶硅層106進行重度離子摻雜之后形成的，與此不同的是，在本發(fā)明 實施例的上述陣列基板單元結(jié)構(gòu)中，柵極絕緣層102是對第一多晶硅層101的源極區(qū)1012、 漏極區(qū)1013以及作為第一存儲電極的第二多晶硅層106進行重度離子摻雜之前制作而成