專利名稱：自對(duì)準(zhǔn)溝道注入的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別地，涉及短溝道效應(yīng)呈現(xiàn)理想下降的場(chǎng)效應(yīng)晶體管的制備方法。
眾所周知，因?yàn)閷?duì)于更快的切換速度和更低的電流要求而按比例減小場(chǎng)效應(yīng)晶體管的尺寸，這就產(chǎn)生短溝道效應(yīng)。為提高速度，縮短場(chǎng)效應(yīng)晶體管的源極和漏極之間的溝道長(zhǎng)度。由于縮短溝道，工作時(shí)存在在小于所要求的電壓時(shí)源極和漏極之間會(huì)發(fā)生擊穿的趨向。該短溝道效應(yīng)一般歸咎于工作期間源極和漏極的耗盡區(qū)擴(kuò)散到溝道。當(dāng)耗盡區(qū)相遇或從漏極/源極之一延伸到源極/漏極時(shí)，發(fā)生擊穿。
已試驗(yàn)各種技術(shù)來(lái)減小該效應(yīng)。一種技術(shù)，稱為光環(huán)結(jié)技術(shù)，包含在除半導(dǎo)體主體表面附近的漏極和源極部分之外的漏極和源極部分周圍形成與半導(dǎo)體主體導(dǎo)電類型相同、但更高導(dǎo)電率的高摻雜區(qū)，當(dāng)給晶體管加偏壓時(shí)在半導(dǎo)體主體的表面形成溝道。這導(dǎo)致不利地增加結(jié)電容和漏極泄電流的大陡度p-n結(jié)。
另一技術(shù)使用在將形成晶體管的半導(dǎo)體主體區(qū)域的第一掩蔽注入以形成與半導(dǎo)體主體導(dǎo)電類型相同的、但更高雜質(zhì)濃度的掩埋區(qū)。這形成所謂的反向型陷阱。然后進(jìn)行同一導(dǎo)電類型雜質(zhì)的第二掩蔽注入以便在和接近半導(dǎo)體主體表面改變導(dǎo)電性，從而控制閾值電壓。然后，形成柵極介質(zhì)層之后緊接著形成柵極。然后使用柵極作為掩模，注入對(duì)準(zhǔn)柵極形成的源極和漏極。所得到的結(jié)構(gòu)不利地增加結(jié)電容和漏泄電流。
另一解決短溝道問(wèn)題的已知方法包括，首先注入在要形成反型溝道的芯片表面以提高在表面的摻雜，即經(jīng)常用于控制器件的閾值電壓的步驟。接著更深地注入頂表面，以便形成延長(zhǎng)活動(dòng)區(qū)長(zhǎng)度的連續(xù)層，活動(dòng)區(qū)與源極和漏極導(dǎo)電類型相同并位于源極和漏極下面以限制耗盡區(qū)的擴(kuò)展。
然而，在這種器件中，也不理想地增加結(jié)電容和漏泄電流。
本發(fā)明試圖改進(jìn)這兩種技術(shù)。
本發(fā)明的解決問(wèn)題的方法是，以自對(duì)準(zhǔn)柵極和溝道的方式通過(guò)形成掩埋層來(lái)引入與源極和漏極導(dǎo)電類型相反的高摻雜掩埋層，高摻雜掩埋層只沿溝道寬度在溝道下面延伸。特別地，在示范性的例子中，本發(fā)明的新穎工藝包括以下步驟。首先，照例在半導(dǎo)體主體頂表面上形成底層PAD二氧化硅和上覆PAD氮化硅層。
這里，通常給半導(dǎo)體主體注入受主離子以形成在此將形成N-MOSFETs的P-陷阱，并且注入施主離子以形成在此將形成P-MOSFETs的N-陷阱。該步驟不必要作進(jìn)一步描述而被省略。然后對(duì)這些層構(gòu)圖以暴露半導(dǎo)體主體的區(qū)域表面，在該區(qū)域處形成氧化硅淺溝槽、即淺溝槽隔離(STI)特性，然后用適當(dāng)介質(zhì)填充，優(yōu)選為二氧化硅。有利的是，使淀積的氧化硅層在表面之上的高度與PAD氮化物層相同。這可通過(guò)過(guò)量填充淺溝槽，然后利用PAD氮化物作為蝕刻停止層通過(guò)化學(xué)機(jī)械拋光(CMP)使該表面整平而容易實(shí)現(xiàn)。
接著，在將形成柵極區(qū)的地方去除仍覆蓋活動(dòng)區(qū)的PAD氮化物層，形成凹槽，但留下PAD氧化物層。留下該P(yáng)AD氧化物層以在隨后的表面注入期間保護(hù)芯片表面。另一方面，也可完全蝕刻掉該P(yáng)AD氧化物層并被新的熱生長(zhǎng)氧化物層所替代，該熱生長(zhǎng)氧化物層通常描述為犧牲氧化物層，用于保護(hù)離子注入期間的柵極區(qū)表面。通過(guò)離子注入形成重?fù)诫s掩埋層并與確定未來(lái)柵極區(qū)的凹槽對(duì)準(zhǔn)，重?fù)诫s掩埋層的導(dǎo)電類型與半導(dǎo)體主體相同而與今后在主體中將形成的漏極和源極區(qū)相反。
在源極和漏極之間的包括將要轉(zhuǎn)變以形成溝道的層的主體區(qū)域通常稱為基區(qū)并且其導(dǎo)電類型與源極和漏極區(qū)的相反。形成MOSFET的工藝一般包括基區(qū)的淺離子注入，以便設(shè)定晶體管的閾值電壓VT。設(shè)定閾值電壓的注入離子類型一般取決于提供所希望的閾值電壓所需的摻雜改性。完成注入之后，可剝離留在中間區(qū)的PAD氧化物，仍在注入?yún)^(qū)的任一側(cè)留下PAD雙層。
在淀積適于充當(dāng)柵電極的多晶硅以便過(guò)量填充PAD層之間的暴露凹槽區(qū)之后，在這些PAD層之間的暴露凹槽區(qū)上形成適當(dāng)?shù)臇艠O氧化物。該柵電極與較早注入形成的重?fù)诫s掩埋層很好地對(duì)準(zhǔn)。該初始柵電極一般被另一導(dǎo)電層如硅化鎢所覆蓋以形成柵極疊層。然后平面化該柵極疊層至PAD氮化物層和STI層的水平。在一般為氧化硅的絕緣襯墊形成在柵極疊層的側(cè)壁上之后，剝離剩余的PAD氮化物和底層PAD氧化物層。利用STI多晶硅層和柵極疊層作為掩模，通過(guò)離子注入形成源極和漏極區(qū)。這將與位于每個(gè)柵極疊層下面的更深的注入層自對(duì)準(zhǔn)，從而達(dá)到所尋找的理想結(jié)構(gòu)。
在另一實(shí)施例中，在已確定活動(dòng)區(qū)并且被正如第一實(shí)施例中提供STI的氧化硅所包圍之后，半導(dǎo)體主體的表面被掩蔽材料層覆蓋并構(gòu)圖以暴露表面區(qū)，在該表面區(qū)將形成延長(zhǎng)的柵極導(dǎo)體，柵極導(dǎo)體層疊在表面上并在共同的行或列中互連所有晶體管的柵極。之后分兩步蝕刻包括活動(dòng)區(qū)和該圖形將要由此經(jīng)過(guò)的暴露的STI區(qū)的區(qū)域，第一步以氧化物-氮化物選擇性地蝕刻以在STI和未來(lái)柵極區(qū)構(gòu)圖，然后以氮化物選擇性地蝕刻以停止在柵極區(qū)上的氧化物層。然后，進(jìn)行注入之后在柵極區(qū)下面形成掩埋層并設(shè)定閾值電壓。接著，在表面上淀積柵極導(dǎo)體層，用于填充各個(gè)柵極區(qū)和以上述兩步蝕刻法形成在包圍STI中的圖形，這將下面更充分描述。
本發(fā)明的兩個(gè)實(shí)施例均提供與溝道良好對(duì)準(zhǔn)的高導(dǎo)電的掩埋層，從而有助于抑制橫向耗盡擴(kuò)展。此外，掩埋層形成具有低結(jié)電容和小結(jié)漏電的源極和漏極區(qū)的陡坡p-n結(jié)，這些因素將減輕短溝道效應(yīng)。
結(jié)合附圖，通過(guò)以下詳細(xì)描述將更好理解本發(fā)明。


圖1-圖6表示按照本發(fā)明處理半導(dǎo)體主體(襯底)以便在其中形成絕緣柵極場(chǎng)效應(yīng)晶體管的一個(gè)示意性工藝中在各種階段時(shí)的半導(dǎo)體主體(基底)的部分橫截面；和圖7是表示按照本發(fā)明的另一工藝處理半導(dǎo)體主體，半導(dǎo)體主體的頂表面上柵極導(dǎo)體的圖形頂視圖，在共同列中互連一對(duì)柵極。
應(yīng)注意到附圖不是尺寸大小。
參考附圖，圖1表示按照本發(fā)明的半導(dǎo)體主體(基底)10的一部分，在半導(dǎo)體主體上形成具有減輕短溝道效應(yīng)的改善結(jié)構(gòu)的絕緣柵場(chǎng)效應(yīng)晶體管。在該示意實(shí)施例中半導(dǎo)體主體10是p-型導(dǎo)電硅并且在單晶硅主體中一般是p-型陷阱，在單晶硅主體中形成n-溝道絕緣柵極場(chǎng)效應(yīng)晶體管。在主體10的頂表面10A上提供氧化硅層11和氮化硅層12以便形成已稱為PAD層的雙層。通常該晶體管是類似于半導(dǎo)體主體中形成的晶體管中的許多種之一。
然后通過(guò)標(biāo)準(zhǔn)光刻技術(shù)，對(duì)PAD層構(gòu)圖以便保持覆蓋一般稱為活動(dòng)區(qū)的區(qū)域，晶體管位于該活動(dòng)區(qū)，并且暴露包圍的表面區(qū)，在表面區(qū)形成被介質(zhì)一般為二氧化硅填充的淺溝槽，其作用是將各個(gè)晶體管的活動(dòng)區(qū)與周圍區(qū)隔離。
圖2表示包圍中心活動(dòng)區(qū)的部分淺氧化物填充溝槽13，晶體管將形成在中心活動(dòng)區(qū)。有利的是，溝槽中的氧化硅的半導(dǎo)體主體表面13上的高度與PAD層11和12的高度相匹配，如圖2所示。
然后再次對(duì)剩余的PAD層構(gòu)圖，暴露其中心部分14直到PAD氧化物層11，這里將形成反型溝道。這也對(duì)應(yīng)MOSFET的柵極區(qū)。在暴露該部分14之后，用受主離子注入半導(dǎo)體主體10以便在半導(dǎo)體主體中形成掩埋層16，掩埋層16與部分14對(duì)準(zhǔn)。注入離子的結(jié)果，退火后，掩埋層16的受主離子濃度比半導(dǎo)體主體10的其余部分要高。峰濃度的最佳深度是源極和漏極區(qū)的結(jié)深度的函數(shù)。一般是在表面10A下面的30-50nm，而注入?yún)^(qū)的寬度接近或略小于峰深度的一半，從而摻雜濃度在表面10A上不過(guò)量。有利的是，在該注入?yún)^(qū)的平均濃度應(yīng)在約1017-1019受主/cm3之間。至少比將形成溝道的區(qū)中初始存在的數(shù)量級(jí)要大，平均濃度一般是約1016受主/cm3，但可高一些。調(diào)節(jié)該摻雜并最優(yōu)取決于溝道長(zhǎng)度和所希望的器件性能。保留初始PAD層中暴露的氧化物層部分以避免半導(dǎo)體主體表面在注入期間損傷，或如上所述去除并用新的犧牲氧化物層代替。注入之后進(jìn)行退火，由于橫向擴(kuò)展導(dǎo)致該層略微變寬。
該第一深注入之后一般進(jìn)行第二淺注入，主要起調(diào)節(jié)所希望的閾值電壓、與表面10A相鄰的區(qū)上的摻雜水平的作用，操作期間該表面10A將轉(zhuǎn)化形成晶體管的溝。該區(qū)的p-型受主摻雜越高，產(chǎn)生反型所需閾值電壓越高。在某些情況下，如果半導(dǎo)體主體10中的受主摻雜水平原來(lái)對(duì)于所希望的閾值電壓很高，則第二摻雜可以是施主離子。其次，有利的是，剝離掉暴露部分14的剩余二氧化硅層11。清潔之后，更適合充當(dāng)晶體管的柵極介質(zhì)的二氧化硅層17以任何公知方式形成在區(qū)14的暴露硅表面上，如圖4所示。柵極區(qū)17與掩埋層16很好對(duì)準(zhǔn)。
形成柵極介質(zhì)17之后，在半導(dǎo)體主體10的表面上淀積適合用作柵極導(dǎo)體的材料層，用于填充PAD層12的中心開(kāi)口14，從而形成柵極18。
該層一般是淀積的硅，多晶硅或非晶態(tài)硅，摻雜或本征硅。在每種情況下，在工藝的最后，如果制備N-型溝道器件(N-MOSFET)有利的是N-型，而制備P-型溝道器件(P-MOSFET)有利是P-型。通常，通過(guò)過(guò)量填充以擴(kuò)大在任何剩余的PAD層12和STI層13上的淀積來(lái)保證滿意充填，然后通常利用化學(xué)機(jī)械拋光使之平面化，分別達(dá)到PAD和STI層12和13的水平，以實(shí)現(xiàn)如圖5所示的結(jié)構(gòu)。柵極導(dǎo)體層18很好對(duì)準(zhǔn)在掩埋注入?yún)^(qū)16上。為改善柵極的導(dǎo)電率，代替把摻雜多晶硅單獨(dú)用于柵極導(dǎo)體，可使用如硅化鎢的硅化物作為硅上的頂部。
蝕刻掉剩余的PAD層部分11和12，然后在柵極導(dǎo)體18的側(cè)壁上形成一般是氮化硅的側(cè)壁介質(zhì)襯墊20A、20B。希望在適當(dāng)位置留下部分氧化物PAD層以便保護(hù)硅表面直至離子注入之后。然而，希望仍將底層硅主體描述成有效暴露的。然后使用具有介質(zhì)側(cè)壁襯墊20A和20B的柵極和STI部分13充當(dāng)掩模，通過(guò)離子注入以傳統(tǒng)方式形成自對(duì)準(zhǔn)源極和漏極區(qū)21和22。源極21和漏極22一般比掩埋層16要淺但與之良好對(duì)準(zhǔn)，盡管在一些情況下可以深一些。實(shí)際上，由于通常注入后的退火期間發(fā)生的橫向擴(kuò)散可能有一些輕微重疊。
如需要的話，一個(gè)或多個(gè)源極、漏極和柵極接點(diǎn)的形式可以描述成以通常方式形成用于該接點(diǎn)的salicide(自對(duì)準(zhǔn)polycide)接點(diǎn)。
結(jié)果如圖6所示，n+型源極21和n+型漏極22良好對(duì)準(zhǔn)在較早的p-型注入深區(qū)16的相對(duì)側(cè)上，但n+型源極21和n+型漏極22比它要淺，雖然以前已描述過(guò)，在某些特殊情況下，有利的是使源極21和漏極22比掩埋層16更深。
之后，在表面上形成用于與集成電路如存儲(chǔ)器互連經(jīng)常所包括的各種導(dǎo)電和絕緣層之前，在晶片上淀積一般為氧化硅或氮化硅的頂蓋介質(zhì)層(未示出)。
在操作期間，當(dāng)晶體管偏置“on”時(shí)，溝道區(qū)(未示出)形成在源極21和漏極22之間。有利的是溝道區(qū)應(yīng)比注入?yún)^(qū)16要淺。
區(qū)16的長(zhǎng)度通過(guò)開(kāi)口14的長(zhǎng)度而確定，經(jīng)開(kāi)口14形成區(qū)16。開(kāi)口14的側(cè)壁也有效確定源極21和漏極22的側(cè)壁位置。因此，區(qū)16接觸源極21和漏極22的側(cè)壁并且基本上與溝道區(qū)對(duì)準(zhǔn)。因此，基本上區(qū)16和源極21以及漏極22全部自對(duì)準(zhǔn)。
對(duì)剛描述的工藝進(jìn)行改型以更好利用在圖2所示位置處包圍活動(dòng)區(qū)的淺溝槽氧化硅。在該改型中，掩模33位于半導(dǎo)體主體10的頂表面10A上并形成如圖7俯視圖所示圖形，其中點(diǎn)刻(stippled)區(qū)31代表掩模33中的開(kāi)口。點(diǎn)刻區(qū)31包括對(duì)應(yīng)晶體管的柵極區(qū)的正方形區(qū)35并也是對(duì)應(yīng)活動(dòng)區(qū)的水平長(zhǎng)方形區(qū)37的中心區(qū)，活動(dòng)區(qū)被STI區(qū)33包圍。
然后又進(jìn)行第一蝕刻一般為反應(yīng)離子蝕刻(RIE)，它是選擇蝕刻?hào)艠O區(qū)35上的氮化硅底層和STI區(qū)33的二氧化硅。該蝕刻定時(shí)以便只去除部分氮化硅底層并在STI的暴露區(qū)中形成淺圖形。接著進(jìn)行RIE，它只選擇氮化硅以去除在柵極區(qū)35上的其余氮化硅PAS層，留下在暴露STI中的相同淺圖形。
如需要的話，接著，進(jìn)行注入步驟之后形成掩埋層16，如圖3所示，并設(shè)定晶體管的閾值電壓VT。仍留在柵極區(qū)上的氧化硅也可用更適合用作柵極介質(zhì)的更清潔氧化硅層來(lái)代替。在表面上淀積一般為摻雜多晶硅的導(dǎo)體層。該層不僅填充由去除PAD氮化硅形成的柵極區(qū)凹槽還填充由第一定時(shí)RIE蝕刻在STI中形成的淺凹槽，如圖形31所示。這在表面上形成連續(xù)導(dǎo)電層，與圖形31內(nèi)包括的所有柵極區(qū)相連接，在圖7中只示出圖形31的兩個(gè)。在DRAM中，將是存儲(chǔ)器陣列的柵極區(qū)的全部行/列。
淀積柵極導(dǎo)體之后，通過(guò)CMP使之平面化到活動(dòng)區(qū)上STI氧化物和雙PAD層的水平，活動(dòng)區(qū)不是柵極區(qū)的一部分。如第一實(shí)施例所述，在施主離子形成源極和漏極區(qū)之前，正如前面一樣去除柵極區(qū)相對(duì)側(cè)上的剩余雙PAD層區(qū)。該工藝的余下部分同第一實(shí)施例一樣。
作為該過(guò)程的可能變化，形成STI之后，如圖2所示，在其頂表面上淀積硬掩模。然后淀積光刻膠層并曝光以形成對(duì)應(yīng)柵極導(dǎo)體所需的圖形31，如圖7所示，接著以相應(yīng)方式對(duì)硬掩模構(gòu)圖。進(jìn)行RIE抵達(dá)區(qū)31中的硅表面，之后去除光刻膠層。如上一樣進(jìn)行離子注入以形成掩埋層16并設(shè)定晶體管的閾值電壓。然后，如上一樣優(yōu)選形成新柵極氧化物來(lái)代替柵極區(qū)的PAD氧化物。
在表面上淀積柵極導(dǎo)體以過(guò)量填充硬掩模的構(gòu)圖區(qū)，之后使之平面化到硬掩模的水平，從而具有圖7所示的圖形31。接著可去除剩余的硬掩模。
至于可能的注入，一種可使用對(duì)于STI可選擇性蝕刻的摻雜多晶硅或摻雜玻璃充當(dāng)硬掩模，從而用于去除硬掩模的蝕刻對(duì)STI影響極小。
應(yīng)當(dāng)理解所述特定事實(shí)僅示意性地說(shuō)明本發(fā)明的一般原理。在不脫離本發(fā)明的精神和范圍內(nèi)可進(jìn)行各種改型。例如，其它介質(zhì)材料可用于填充淺溝槽或用于形成初始雙層，對(duì)初始雙層首先構(gòu)圖以便確定晶體管的活動(dòng)區(qū)并且對(duì)該層構(gòu)圖以確定晶體管的溝道區(qū)。當(dāng)然，通過(guò)倒換各個(gè)區(qū)的導(dǎo)電類型本發(fā)明可類似應(yīng)用于p-溝道絕緣柵場(chǎng)效應(yīng)晶體管。
權(quán)利要求
1.一種絕緣柵場(chǎng)效應(yīng)晶體管，包括第一導(dǎo)電類型的半導(dǎo)體主體和相反導(dǎo)電類型的第一以及第二區(qū)，各區(qū)均具有在所述半導(dǎo)體主體的表面處的部分并且被所述半導(dǎo)體主體的一部分隔開(kāi)，在所述晶體管工作期間在所述半導(dǎo)體主體的該部分中選擇性地形成溝道，所述晶體管包括一個(gè)介質(zhì)層，重疊在所述第一和第二區(qū)之間的所述半導(dǎo)體主體的表面處并適用于充當(dāng)柵極介質(zhì)；一個(gè)柵極導(dǎo)體，重疊在所述介質(zhì)層上并用于充當(dāng)柵極；以及一個(gè)第一導(dǎo)電類型的掩埋區(qū)，其雜質(zhì)濃度比所述半導(dǎo)體主體的要高并且基本上位于所述第一和第二區(qū)之間并偏離于所述半導(dǎo)體主體的表面，所述掩埋層與所述柵極導(dǎo)體對(duì)準(zhǔn)。
2.根據(jù)權(quán)利要求1所述的絕緣柵晶體管，其特征在于，所述掩埋區(qū)比所述隔開(kāi)的第一和第二區(qū)的每一個(gè)更深地延伸到所述半導(dǎo)體主體中。
3.根據(jù)權(quán)利要求2所述的絕緣柵晶體管，其特征在于，將所述源極和漏極提供給所述隔開(kāi)的第一和第二區(qū)并且所述溝道比所述掩埋區(qū)要淺。
4.根據(jù)權(quán)利要求1所述的絕緣柵場(chǎng)效應(yīng)晶體管，其特征在于，所述晶體管形成在所述半導(dǎo)體主體的一個(gè)活動(dòng)區(qū)中，并且所述活動(dòng)區(qū)被一個(gè)氧化硅隔離區(qū)包圍。
5.根據(jù)權(quán)利要求4所述的絕緣柵極場(chǎng)效應(yīng)晶體管，其特征在于，所述柵極導(dǎo)體重疊在所述的包圍隔離區(qū)的一部分上面。
6.一種半導(dǎo)體主體，包括根據(jù)權(quán)利要求1所述的多個(gè)場(chǎng)效應(yīng)晶體管，其各柵極互連并且通過(guò)包圍的溝槽而相互電隔離，所述包圍溝槽填有氧化硅，其中一個(gè)連續(xù)導(dǎo)電層重疊在所述主體的上面并且將要相連的所述多個(gè)晶體管的柵極互連。
7.一種在一種導(dǎo)電類型并具有一個(gè)表面層的半導(dǎo)體主體中形成場(chǎng)效應(yīng)晶體管的方法，包括如下步驟在所述半導(dǎo)體主體的所述表面層上形成一個(gè)包括相對(duì)薄的氧化硅底層和相對(duì)厚的氮化硅上覆層的雙層；對(duì)所述雙層構(gòu)圖以便在所述兩區(qū)之間的已去除所述雙層的地方保留中間區(qū)；形成包圍已去除所述雙層的各所述區(qū)的隔離溝槽；用一種介質(zhì)材料填充所述溝槽至在所述半導(dǎo)體主體表面之上的與所述中間區(qū)的所述雙層高度相同的高度；在所述雙層區(qū)形成一個(gè)其長(zhǎng)度基本上與所述場(chǎng)效應(yīng)晶體管的所需溝道長(zhǎng)度相匹配的凹槽；利用一種導(dǎo)電類型特征的摻雜離子輻射所述半導(dǎo)體主體，以形成一個(gè)與所述雙層中的所述凹槽對(duì)準(zhǔn)的一種導(dǎo)電類型的注入掩埋層，其雜質(zhì)濃度比所述半導(dǎo)體主體的高；在所述凹槽上形成一個(gè)適于用作柵極介質(zhì)的層；在所述柵極介質(zhì)層上用導(dǎo)電多晶硅充填所述凹槽至所述隔離溝槽和所述雙層的水平；去除留在所述導(dǎo)電多晶硅和所述隔離溝槽之間的區(qū)中的至少大部分所述雙層，以便有效地暴露所述半導(dǎo)體主體的所述表面層；以及為形成所述晶體管的源極和漏極區(qū)，利用與所述一種導(dǎo)電類型相反的導(dǎo)電類型特征的摻雜劑摻雜所述半導(dǎo)體主體的所述暴露的表面層的區(qū)域，所述源極和漏極區(qū)位于所述注入掩埋層的相對(duì)側(cè)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，填充所述溝槽至表面之上的高度與所述雙層的高度相同的步驟包括過(guò)量填充所述溝槽以覆蓋所述雙層，然后利用所述雙層作為蝕刻停止層通過(guò)化學(xué)機(jī)械拋光使所述填充物平面化至所需高度。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述填充物是二氧化硅。
10.根據(jù)權(quán)利要求8所述的方法，其特征在于，填充所述雙層中的開(kāi)口至所述隔離溝槽導(dǎo)電多晶硅的水平的步驟包括過(guò)量填充所述開(kāi)口以覆蓋剩余的雙層，然后利用所述雙層作為蝕刻停止層通過(guò)化學(xué)機(jī)械拋光使所得表面平面化。
11.形成包括多個(gè)晶體管的半導(dǎo)體主體的方法，其中各柵極通過(guò)共用柵極導(dǎo)體互連，該方法包括如下步驟在所述半導(dǎo)體主體的所述表面層上形成一個(gè)包括氧化硅底層和氮化硅上覆層的雙層，對(duì)所述雙層構(gòu)圖以暴露要形成用于在半導(dǎo)體主體中隔離所述晶體管的溝槽的區(qū)域，所述半導(dǎo)體主體保留要形成所述晶體管的未構(gòu)圖的活動(dòng)區(qū)，用氧化硅填充所述暴露區(qū)至剩余在半導(dǎo)體主體上的所述雙層的水平，以便形成隔離溝槽，在所述半導(dǎo)體主體上提供一個(gè)掩模層并對(duì)其構(gòu)圖以暴露要形成柵極導(dǎo)體的區(qū)，各柵極導(dǎo)體用于互連多個(gè)所述晶體管的所述柵極，進(jìn)行蝕刻以便在所述隔離溝槽和與以上所述掩模層中的圖形相對(duì)應(yīng)的預(yù)定的柵極區(qū)兩者中形成凹槽，用摻雜劑輻射所述半導(dǎo)體主體以在所述半導(dǎo)體主體的預(yù)定的柵極區(qū)下面形成一個(gè)掩埋層并設(shè)定所述晶體管的閾值電壓，在所述半導(dǎo)體主體上淀積適于用作柵極導(dǎo)體的一個(gè)材料層，并使以上所述淀積層平面化至所述隔離槽和剩余的雙PAD層的水平，去除所述剩余的雙PAD層，以暴露要形成晶體管的源極和漏極的區(qū)，以及將離子注入所述半導(dǎo)體主體以形成所述晶體管的所述源極和漏極區(qū)。
全文摘要
在容納晶體管的半導(dǎo)體主體內(nèi),短溝道絕緣柵場(chǎng)效應(yīng)晶體管具有導(dǎo)電類型與主體相同、但具有更高雜質(zhì)濃度的掩埋層。掩埋層位于溝道區(qū)下面并且實(shí)際上只延伸在晶體管的源極和漏極區(qū)之間的距離。形成該器件的工藝在柵極下面的區(qū)域中提供高濃度,以抑制橫向耗盡區(qū)擴(kuò)張,而同時(shí)保持垂直方向上的漸變結(jié)。
文檔編號(hào)H01L21/336GK1264158SQ99127899
公開(kāi)日2000年8月23日 申請(qǐng)日期1999年12月28日 優(yōu)先權(quán)日1998年12月28日
發(fā)明者H·阿卡特殊, Y·李, J·貝恩特納 申請(qǐng)人:因芬尼昂技術(shù)北美公司, 國(guó)際商業(yè)機(jī)器公司