本公開(kāi)的實(shí)施例涉及半導(dǎo)體封裝，且特別是涉及一種封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

1、在半導(dǎo)體封裝技術(shù)中，可對(duì)芯片模塊進(jìn)行封裝，以實(shí)現(xiàn)對(duì)芯片模塊的保護(hù)、物理和/或電氣連接、散熱等。芯片模塊中的多個(gè)芯片可通過(guò)封裝技術(shù)集成在一起；例如，可將系統(tǒng)芯片和存儲(chǔ)器芯片集成在一起，并可實(shí)現(xiàn)高性能計(jì)算。在封裝結(jié)構(gòu)中，如何優(yōu)化多個(gè)芯片的排布以及芯片間的互聯(lián)是本領(lǐng)域的重要研究課題。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本公開(kāi)的至少一個(gè)實(shí)施例提供一種封裝結(jié)構(gòu)，包括：介電基板，具有在垂直于所述介電基板的主表面的第一方向上相對(duì)的第一側(cè)和第二側(cè)，且具有溝槽，所述溝槽從所述第一側(cè)延伸至所述介電基板中，其中所述介電基板包括無(wú)機(jī)介電材料；芯片模塊，包括第一芯片和第二芯片，且所述第二芯片設(shè)置于所述介電基板的所述溝槽中；基板通孔，嵌置于所述介電基板中，且在所述第一方向上貫穿所述介電基板；第一重布線結(jié)構(gòu)，設(shè)置于所述介電基板的所述第一側(cè)上，且與所述第二芯片和所述基板通孔電連接，其中所述第一芯片設(shè)置于所述第一重布線結(jié)構(gòu)的遠(yuǎn)離所述介電基板的一側(cè)，并通過(guò)所述第一重布線結(jié)構(gòu)與所述第二芯片和所述基板通孔電連接，且所述第一芯片和所述第二芯片在所述第一方向上至少部分交疊；以及第一導(dǎo)電端子，設(shè)置于所述介電基板的遠(yuǎn)離所述第一重布線結(jié)構(gòu)的一側(cè)，且與所述基板通孔電連接。

2、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第二芯片在垂直于所述第一方向的參考平面上的正投影位于所述第一重布線結(jié)構(gòu)在所述參考平面上的正投影內(nèi)。

3、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第一芯片包括邏輯芯片，所述第二芯片包括存儲(chǔ)器芯片。

4、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第二芯片具有與所述第一重布線結(jié)構(gòu)連接的導(dǎo)電焊盤(pán)，且所述導(dǎo)電焊盤(pán)的靠近所述第一重布線結(jié)構(gòu)一側(cè)的表面與所述介電基板的所述第一側(cè)的表面在平行于所述第一重布線結(jié)構(gòu)的主表面的第二方向上齊平。

5、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第二芯片通過(guò)芯片貼附膜貼附至所述介電基板的所述溝槽的底部。

6、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，在所述第二芯片與所述介電基板的界定所述溝槽的側(cè)表面之間具有間隙；以及所述封裝結(jié)構(gòu)還包括填充層，所述填充層設(shè)置于所述溝槽中，并填充所述第二芯片與所述介電基板之間的所述間隙。

7、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述填充層的靠近所述第一重布線結(jié)構(gòu)一側(cè)的表面與所述第二芯片的靠近所述第一重布線結(jié)構(gòu)一側(cè)的表面以及所述介電基板的所述第一側(cè)的表面在平行于所述第一重布線結(jié)構(gòu)的主表面的第二方向上齊平。

8、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第二芯片在所述第一方向上的厚度小于所述介電基板的所述溝槽在所述第一方向上的深度，且所述溝槽的所述深度小于所述介電基板在所述第一方向上的厚度。

9、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第一芯片在所述第一方向上的厚度小于所述第二芯片在所述第一方向上的厚度。

10、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第一重布線結(jié)構(gòu)包括：通孔結(jié)構(gòu)，在所述第一方向上位于所述第一芯片和所述第二芯片之間，且電連接所述第一芯片和所述第二芯片。

11、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述通孔結(jié)構(gòu)在所述第一重布線結(jié)構(gòu)的主表面上的正投影位于所述第一芯片在所述第一重布線結(jié)構(gòu)的所述主表面上的正投影內(nèi)，且位于所述第二芯片在所述第一重布線結(jié)構(gòu)的所述主表面上的正投影內(nèi)。

12、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第一重布線結(jié)構(gòu)包括：導(dǎo)電結(jié)構(gòu)，將所述第一芯片與所述基板通孔中的第一子通孔電連接。

13、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述第一重布線結(jié)構(gòu)包括：導(dǎo)電線，將所述第二芯片的導(dǎo)電焊盤(pán)電連接到所述基板通孔中的第二子通孔，以使所述第二芯片通過(guò)所述導(dǎo)電線和所述第二子通孔電連接到所述第一導(dǎo)電端子。

14、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述導(dǎo)電線的部分沿所述介電基板的所述第一側(cè)的表面延伸，并與所述導(dǎo)電焊盤(pán)和所述第二子通孔接觸。

15、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，還包括：第二重布線結(jié)構(gòu)，設(shè)置于所述介電基板的所述第二側(cè)，且通過(guò)所述基板通孔和所述第一重布線結(jié)構(gòu)與所述第一芯片和所述第二芯片電連接，其中所述第一導(dǎo)電端子設(shè)置于所述第二重布線結(jié)構(gòu)的遠(yuǎn)離所述介電基板的一側(cè)，且與所述第二重布線結(jié)構(gòu)電連接。

16、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，還包括：封裝基板，設(shè)置于所述第一導(dǎo)電端子的遠(yuǎn)離所述介電基板的一側(cè)，且與所述第一導(dǎo)電端子電連接。

17、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述介電基板具有以下特征中的至少一者：所述介電基板的楊氏模量大于所述第一重布線結(jié)構(gòu)中介電材料的楊氏模量；所述介電基板的熱膨脹系數(shù)小于所述第一重布線結(jié)構(gòu)中介電材料的熱膨脹系數(shù)。

18、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述介電基板在所述第一方向上的厚度大于所述第一重布線結(jié)構(gòu)中的所述介電材料在所述第一方向上的厚度。

19、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)中，所述介電基板包括玻璃基板。

20、本公開(kāi)至少一個(gè)實(shí)施例提供一種封裝結(jié)構(gòu)的制造方法，包括：提供初始介電基板，所述初始介電基板具有在第一方向上相對(duì)的第一側(cè)和第二側(cè)；自所述第一側(cè)對(duì)所述初始介電基板進(jìn)行刻蝕工藝，以形成具有溝槽的介電基板，所述溝槽自所述第一側(cè)延伸至所述介電基板中；進(jìn)行金屬化工藝，以形成嵌置于所述介電基板中的基板通孔，且所述基板通孔在所述第一方向上貫穿所述介電基板；將第二芯片設(shè)置于所述介電基板的所述溝槽中；在所述介電基板的所述第一側(cè)上形成第一重布線結(jié)構(gòu)，以與所述第二芯片和所述基板通孔電連接；在所述第一重布線結(jié)構(gòu)的遠(yuǎn)離所述介電基板的一側(cè)設(shè)置第一芯片，且所述第一芯片通過(guò)所述第一重布線結(jié)構(gòu)與所述第二芯片和所述基板通孔電連接；以及在所述介電基板的遠(yuǎn)離所述第一芯片的一側(cè)形成第一導(dǎo)電端子，且所述第一導(dǎo)電端子與所述基板通孔電連接。

21、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)的制造方法中，在形成所述第一重布線結(jié)構(gòu)之前，還包括：形成填充層，所述填充層填入所述介電基板的所述溝槽中，以至少填充所述第二芯片與所述介電基板之間的間隙；以及進(jìn)行平坦化工藝，以使得所述填充層的遠(yuǎn)離所述介電基板的所述第二側(cè)的表面、所述第二芯片的導(dǎo)電焊盤(pán)的遠(yuǎn)離所述介電基板的所述第二側(cè)的表面以及所述介電基板的所述第一側(cè)的表面在垂直于所述第一方向的第二方向上彼此齊平。

22、根據(jù)本公開(kāi)至少一個(gè)實(shí)施例提供的封裝結(jié)構(gòu)的制造方法中，在形成所述第一導(dǎo)電端子之前，還包括：在所述介電基板的所述第二側(cè)形成第二重布線結(jié)構(gòu)，且所述第二重布線結(jié)構(gòu)與所述基板通孔電連接；其中所述第一導(dǎo)電端子形成在所述第二重布線結(jié)構(gòu)的遠(yuǎn)離所述第一芯片的一側(cè)。

23、根據(jù)本公開(kāi)實(shí)施例提供的封裝結(jié)構(gòu)及其制造方法，可有利于縮短芯片模塊中多個(gè)芯片之間的互聯(lián)距離，且有利于減小芯片模塊在平行于芯片主表面的方向上的尺寸，從而可降低封裝翹曲。