本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種芯片封裝方法及芯片封裝結(jié)構(gòu)。

背景技術(shù)：

隨著集成電路技術(shù)的不斷發(fā)展，電子產(chǎn)品越來越向小型化、智能化以及高可靠性方向發(fā)展，而集成電路封裝直接影響著集成電路、電子模塊乃至整機性能，在集成電路晶片逐步縮小、集成度不斷提高的情況下，對集成電路封裝提出了越來越高的要求。

傳統(tǒng)的系統(tǒng)級封裝(systeminpackage，簡稱sip)結(jié)合內(nèi)嵌式印刷電路板(printedcircuitboard，簡稱pcb)技術(shù)雖符合電子產(chǎn)品小型化需求，然于供應(yīng)鏈和成本存在問題。而扇出型晶圓級封裝(fan-outwaferlevelpackage，簡稱fowlp)可以在比芯片更廣的面積中構(gòu)成凸塊陣列(bumparray)，因不使用既有打線，其內(nèi)部連結(jié)較短，有利于縮減整體封裝厚度，且未使用打線與中介層，亦有助于降低成本，可望成為先進封裝技術(shù)的發(fā)展要點。

目前，fowlp采用硅基底，尺寸一般只有6寸、8寸、12寸，受限于硅基底的尺寸，使得封裝后的產(chǎn)出規(guī)模受到限制。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供一種芯片封裝方法及芯片封裝結(jié)構(gòu)，可提高封裝效率以及產(chǎn)出效率。

為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案：

一方面，提供一種芯片封裝方法，包括：將第二基底與第一基底貼合；其中，所述第一基底承受的應(yīng)力大于所述第二基底；在所述第二基底上形成粘膠層；在所述粘膠層上粘結(jié)芯片；進行塑封，形成封裝層。

優(yōu)選的，所述芯片封裝方法還包括：對所述封裝層進行開封，露出所述芯片；在所述芯片和所述封裝層上方形成重布線層，并形成焊球；將所述粘膠層、所述第一基底和所述第二基底去除。

優(yōu)選的，所述第二基底包括多個凹槽，所述芯片放置在所述凹槽內(nèi)。

基于上述，優(yōu)選的，所述第一基底和所述第二基底為面板級基底。

優(yōu)選的，將所述粘膠層、所述第一基底和所述第二基底去除，包括：通過加熱所述粘膠層或者光照所述粘膠層的方式，將所述粘膠層、所述第一基底和所述第二基底去除。

優(yōu)選的，將第二基底與第一基底貼合，并在所述第二基底上形成所述凹槽，具體包括：將第一基底或第二基底的四周邊緣涂膠，使所述第一基底和所述第二基底對位貼合，并進行抽真空，使所述第一基底和所述第二基底貼合在一起；在所述第二基底的遠離所述第一基底一側(cè)形成多個所述凹槽。

進一步的，所述凹槽的厚度等于所述第二基底的厚度；或者，所述凹槽的厚度小于所述第二基底的厚度。

優(yōu)選的，所述凹槽的尺寸大于所述芯片的尺寸。

優(yōu)選的，所述芯片的遠離所述第一基底的上表面凸出于所述第二基底的遠離所述第一基底的上表面。

優(yōu)選的，所述第一基底為鋼化玻璃基底。

優(yōu)選的，所述第二基底為玻璃基底。

另一方面，提供一種芯片封裝結(jié)構(gòu)，包括：芯片，被封裝層包圍；重布線層，超出所述芯片的邊緣延伸至所述封裝層上；焊球；其中，相鄰所述芯片之間的封裝層的遠離所述重布線層的底面具有凹槽結(jié)構(gòu)。

本發(fā)明的實施例提供一種芯片封裝方法及芯片封裝結(jié)構(gòu)，通過使下層的第一基底的可承受應(yīng)力大于位于其上方的第二基底的可承受應(yīng)力，可避免在第二基底上方進行芯片封裝時，第二基底無法承受較大的應(yīng)力而導(dǎo)致彎曲甚至破裂的問題，增加了整體基底的抗彎曲性，抗沖擊性。在此基礎(chǔ)上，通過采用兩層基底，可不受限于目前硅基底的尺寸，選取更大尺寸的兩層基底作為本發(fā)明封裝的基底，因而可提高封裝效率以及產(chǎn)出效率，而且使一個基底的可承受應(yīng)力大，另一個較小，可避免成本的大幅提升。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明提供的一種芯片封裝方法的流程示意圖一；

圖2為本發(fā)明提供的一種第二基底與第一基底貼合的示意圖一；

圖3為在圖2基礎(chǔ)上形成粘膠層的示意圖；

圖4為在圖3基礎(chǔ)上放置芯片后的示意圖；

圖5為在圖4基礎(chǔ)上形成封裝層的示意圖；

圖6為本發(fā)明提供的一種芯片封裝方法的流程示意圖二；

圖7為在圖5基礎(chǔ)上形成對封裝層進行開封后的示意圖；

圖8在圖7基礎(chǔ)上形成重布線層和焊球的示意圖；

圖9為在圖8基礎(chǔ)上去除粘膠層、第一基底和第二基底的示意圖；

圖10為本發(fā)明提供的一種芯片封裝方法的流程示意圖三；

圖11為本發(fā)明提供的一種第二基底與第一基底貼合的示意圖二；

圖12為在圖11基礎(chǔ)上形成粘膠層的示意圖；

圖13為在圖12基礎(chǔ)上形成放置芯片后的示意圖；

圖14a為在圖13基礎(chǔ)上進行塑封的示意圖；

圖14b為在圖14a基礎(chǔ)上對封裝層進行開封后的示意圖；

圖15為在圖14b基礎(chǔ)上形成重布線層和焊球的示意圖；

圖16為在圖15基礎(chǔ)上去除粘膠層、第一基底和第二基底的示意圖。

附圖標記：

10-第一基底；20-第二基底；30-粘膠層；40-芯片；50-封裝層；60-重布線層；70-焊球；201-凹槽。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例提供一種芯片封裝方法，如圖1所示，包括：

s10、如圖2所示，將第二基底20與第一基底10貼合；其中，第一基底10承受的應(yīng)力大于第二基底20。

第一基底10和第二基底20的材料不做限定。

對于第一基底10和第二基底20的尺寸，可根據(jù)需要進行選擇。此外，對于第一基底10和第二基底20的形狀不做限定，可以是矩形、規(guī)則多邊形等。

s11、如圖3所示，在第二基底20上形成粘膠層30。

此處，粘膠層30應(yīng)雙面具有粘性，即，能粘結(jié)于第二基底20上，且能在后續(xù)工藝中粘結(jié)固定芯片40。

s12、如圖4所示，在粘膠層30上粘結(jié)芯片40。

其中，所述芯片40為檢查后合格的芯片40。

可采用芯片貼裝機將芯片40放置于第二基底20的預(yù)定位置處。

根據(jù)第二基底20的尺寸、芯片40的尺寸，可以將幾十個、幾百個甚至更多的芯片40放置于第二基底20的預(yù)定位置處，并通過粘膠層30固定。其中，第一基底10和第二基底20的外形尺寸優(yōu)選相同。

芯片40包括已經(jīng)在半導(dǎo)體襯底上制造的半導(dǎo)體器件或集成電路。例如，芯片40可包括包含硅或者其他半導(dǎo)體材料的襯底、位于襯底上的絕緣層、導(dǎo)電部件(包括諸如金屬焊盤、插塞、通孔或者導(dǎo)線)以及位于導(dǎo)電部件上方的接觸焊盤。在制作之后，將芯片40彼此分離開以進行本發(fā)明的封裝工藝。

s13、如圖5所示，進行塑封，形成封裝層50。

封裝層50用于保護芯片40。

本發(fā)明實施例提供一種芯片封裝方法，通過使下層的第一基底10的可承受應(yīng)力大于位于其上方的第二基底20的可承受應(yīng)力，可避免在第二基底20上方進行芯片40封裝時，第二基底20無法承受較大的應(yīng)力而導(dǎo)致彎曲甚至破裂的問題，增加了整體基底的抗彎曲性，抗沖擊性。在此基礎(chǔ)上，通過采用兩層基底，可不受限于目前硅基底的尺寸，選取更大尺寸的兩層基底作為本發(fā)明封裝的基底，因而可提高封裝效率以及產(chǎn)出效率，而且使一個基底的可承受應(yīng)力大，另一個較小，可避免成本的大幅提升。

所述芯片封裝方法，如圖6所示，還可以包括：

s14、如圖7所示，對封裝層50進行開封，露出芯片40。

其中，開封的目的是露出芯片40；開封的方法可以是干法刻蝕，也可以是濕法刻蝕。

在此情況下，露出芯片40的正面。

s15、如圖8所示，在芯片40和封裝層50上方形成重布線層(re-distributionlayers，簡稱rdls)60，并形成焊球70。

重布線層60與芯片40上的接觸焊盤形成電連接。重布線層60延伸至芯片40的邊緣之外，形成扇出，可以實現(xiàn)更好的連接性和設(shè)計靈活性。

重布線層60的材料可包括銅，銅合金等。重布線層60可形成在介電層中，包括金屬線。

焊球70為金屬材料，包括錫、鉛、銅、銀、金、鉍等金屬或其合金。形成焊球70的方法包括印刷、植球、激光燒結(jié)、電鍍、化學(xué)鍍、濺射等方法。

s16、如圖9所示，將粘膠層30、第一基底10和第二基底20去除。

將粘膠層30、第一基底10和第二基底20去除，即通過控制粘膠層30，將芯片40與粘膠層30分離。

可采用例如化學(xué)、加熱、光照等方式作用于粘膠層30，使芯片40與粘膠層30分離。

考慮到采用化學(xué)方式可能會損傷芯片40，因此，優(yōu)選粘膠層30的材料可以是熱剝離屬性的，或者是光照(例如uv光照)剝離屬性的，基于此，上述s16具體可通過如下方法實現(xiàn)：通過加熱粘膠層30或者光照粘膠層30的方式，將粘膠層30、第一基底10和第二基底20去除。這樣，也使得芯片40與粘膠層30分離的工藝較為簡單。

其中，當(dāng)粘膠層30的材料是熱剝離屬性時，粘膠層30例如可以是雙面膠。在此情況下，第一基底10和第二基底20可以透明也可不透明。

當(dāng)粘膠層30的材料是光照剝離屬性時，粘膠層30例如可以是uv光剝離膠。在此情況下，第一基底10和第二基底20為透明。

本發(fā)明實施例通過使重布線層60延伸至封裝層50上，實現(xiàn)扇出，可以實現(xiàn)更好的連接性和設(shè)計靈活性。此外，即使在封裝層50上還進行形成重布線層60和焊球70等工藝，也由于采用兩層基底，使得其具有多層工藝的耐受性。

優(yōu)選的，如圖13-圖15所示，第二基底20包括多個凹槽201，芯片40放置在凹槽201內(nèi)。

一方面，將芯片40放置在第二基底20的凹槽201中，可使芯片40的上表面與第二基底20的上表面的段差較小，趨于平整，因而可減小后續(xù)的工藝難度，增強工藝均勻性。另一方面，位于凹槽201之間的第二基底20的凸起部分，可使得后續(xù)塑封時，降低塑封材料的用量，而塑封材料的應(yīng)力很大，當(dāng)塑封材料的用量減少時，可減小作用在第二基底20和第一基底10上的應(yīng)力。

優(yōu)選的，第一基底10和第二基底20為面板級基底。

即，可將第一基底10和第二基底20尺寸做到顯示領(lǐng)域中基板的尺寸。

一方面，由于顯示領(lǐng)域的設(shè)備基臺可以對應(yīng)較大的基底(例如2米的方形基底)，將本發(fā)明實施例的第一基底10和第二基底20的尺寸做成面板級基底的尺寸，可使后續(xù)封裝工藝在顯示領(lǐng)域的產(chǎn)線進行，實現(xiàn)了芯片封裝與面板顯示工藝的集成，具有更高的產(chǎn)出效率。另一方面，目前采用分辨率很低(約為5um)的印刷電路板(printedcircuitboard，簡稱pcb)設(shè)備進行扇出封裝，但是pcb行業(yè)由于設(shè)備精度差，目前只能對應(yīng)中低端的封裝，本發(fā)明實施例通過采用顯示領(lǐng)域的設(shè)備，分辨率可以做到更高(約為1um)，因此可以對應(yīng)高端市場。

下面提供一具體實施例以描述一種芯片封裝方法，如圖10所示，包括：

s20、如圖11所示，將第二基底20與第一基底10貼合，第二基底20包括多個凹槽201；其中，第一基底10承受的應(yīng)力大于第二基底20。

具體的，可將第一基底10或第二基底20的四周邊緣涂膠，使第一基底10和第二基底20對位貼合，并進行抽真空，使第一基底10和第二基底20貼合在一起；之后，在第二基底20的遠離第一基底10一側(cè)形成多個凹槽201。形成凹槽201可通過激光刻蝕或刻蝕液濕法刻蝕形成。

或者，先在第二基底上20形成多個凹槽201，之后，將第一基底10或形成凹槽201的第二基底20的四周邊緣涂膠，使第一基底10和第二基底20對位貼合，并進行抽真空，使第一基底10和第二基底20貼合在一起。

相對于先在第二基底20上形成凹槽201，再將第一基底10和形成有凹槽201的第二基底20貼合，將第一基底10和第二基底20貼合，再在第二基底20上形成凹槽201，第一基底10和第二基底20更好固定。

不管是上述哪種方法，凹槽201的厚度可以等于第二基底20的厚度，即在形成凹槽201時，將第二基底20刻穿，在此情況下，凹槽201相當(dāng)于通孔?；蛘撸疾?01的厚度小于第二基底20的厚度，即在形成凹槽201時，使第二基底20不被刻穿。

此外，凹槽201的尺寸可大于等于芯片40的尺寸，考慮到放置芯片40時可能會有誤差，優(yōu)選凹槽201的尺寸大于芯片40的尺寸，以保證芯片40可完全放置于凹槽201內(nèi)。

s21、如圖12所示，在第二基底20上形成粘膠層30。

粘膠層30例如可以是雙面膠。也可以是樹脂類的uv光剝離膠。

s22、如圖13所示，將芯片40放置于凹槽201內(nèi)，且芯片40固定于凹槽201內(nèi)的粘膠層30上。

芯片40與凹槽201一一對應(yīng)。

芯片40的遠離第一基底10的上表面可與第二基底20遠離第一基底10的上表面齊平，或者，芯片40的遠離第一基底10的上表面可凸出于第二基底20遠離第一基底10的上表面，或者，芯片40的遠離第一基底10的上表面可低于第二基底20遠離第一基底10的上表面。

考慮到芯片40的遠離第一基底10的上表面凸出于第二基底20遠離第一基底10的上表面的情況下，塑封時，塑封材料的用量可相對的較少，進一步減小作用在第二基底20和第一基底10上的應(yīng)力，在此基礎(chǔ)上，在開封時，可更容易露出芯片40，因此，優(yōu)選芯片40的遠離第一基底10的上表面凸出于第二基底20遠離第一基底10的上表面。

s23、如圖14a和圖14b所示，進行塑封形成封裝層50，并對封裝層50進行開封，露出芯片40。

即，露出芯片40的正面。

由于環(huán)氧樹脂模塑料(epoxymoldingcompound，簡稱emc)的密封性較好，塑封容易，因此，封裝層50的材料優(yōu)選為emc。

其中，emc是以環(huán)氧樹脂為基體樹脂，以酚醛樹脂為固化劑，再加上一些填料，如填充劑、阻燃劑、著色劑、偶聯(lián)劑等微量組分，在熱和固化劑的作用下環(huán)氧樹脂的環(huán)氧基開環(huán)與酚醛樹脂發(fā)生化學(xué)反應(yīng)，產(chǎn)生交聯(lián)固化作用使之成為熱固性塑料。

s24、如圖15所示，在芯片40和封裝層50上方形成重布線層60，并形成焊球70。

s25、如圖16所示，將粘膠層30、第一基底10和第二基底20去除。

當(dāng)粘膠層30為雙面膠時，可通過加熱雙面膠，使芯片40與雙面膠剝離，從而使粘膠層30、第一基底10和第二基底20去除。

基于上述，優(yōu)選的，第一基底10為鋼化玻璃基底。第二基底20為玻璃基底或低應(yīng)力膜材。

鋼化玻璃的抗彎曲性，抗沖擊性和多層工藝的耐受性較強，且成本較低。在此基礎(chǔ)上，第二基底20可進一步增加整體基底的抗彎曲性，抗沖擊性和多層工藝的耐受性。

當(dāng)?shù)诙?0為普通玻璃基底或低應(yīng)力膜材時，可在形成凹槽201時，工藝上更容易實現(xiàn)。

本發(fā)明實施例還提供一種芯片封裝結(jié)構(gòu)，如圖16所示，包括：

芯片40，被封裝層50包圍。

重布線層60，超出芯片40的邊緣延伸至封裝層50上。

焊球70。

其中，相鄰芯片40之間的封裝層50的遠離重布線層60的底面具有凹槽結(jié)構(gòu)。

其中，該芯片封裝結(jié)構(gòu)可通過上述s20-s25的封裝方法得到。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準。