本發(fā)明涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體涉及一種低壓超結(jié)mosfet柵極漏電改善方法。

背景技術(shù)：

圖1為目前常見(jiàn)的一種低壓超結(jié)mosfet結(jié)構(gòu)，其左右兩個(gè)“耳朵”狀小溝槽內(nèi)填充的是柵極多晶硅，最后引出形成器件柵極，之間大溝槽內(nèi)填充源極多晶硅，此多晶硅會(huì)通過(guò)接觸孔與源極金屬相連，這兩種多晶硅之間通過(guò)氧化硅隔離。該器件的工藝方法是，先在硅外延層上淀積一層氧化硅作為硬掩膜，然后通過(guò)光刻和刻蝕工藝做出深溝槽，深溝槽內(nèi)生長(zhǎng)一層厚氧化硅，填充多晶硅，去除表面多晶硅形成源極，濕法腐蝕厚氧化層形成小溝槽，生長(zhǎng)柵氧化層，填充多晶硅并刻蝕形成柵極，然后再進(jìn)行體區(qū)注入及推阱、源極注入及退火、層間介質(zhì)淀積等后續(xù)工藝。

此工藝方法兩種多晶硅之間的隔離氧化硅是在生長(zhǎng)柵氧化硅時(shí)，源極多晶硅同時(shí)氧化而生成，其氧化層質(zhì)量較差，特別是在柵極多晶硅底部氧化層厚度很薄，見(jiàn)圖1圓圈標(biāo)示位置，該缺陷導(dǎo)致柵極漏電偏高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種低壓超結(jié)mosfet柵極漏電改善方法,該方法通過(guò)將源極多晶硅刻蝕至柵極多晶硅以下，并使用氮化硅進(jìn)行回填，避免了兩種多晶硅之間存在缺陷的氧化硅隔離，可以有效的減小柵極漏電。

本發(fā)明所采用的技術(shù)方案為：

低壓超結(jié)mosfet柵極漏電改善方法，其特征在于：

包括以下步驟：

步驟一：在硅襯底表面淀積一層氧化硅，通過(guò)光刻工藝在氧化硅上面定義出溝槽區(qū)，然后以氧化硅為硬掩模，對(duì)硅襯底進(jìn)行刻蝕，形成溝槽并移除表面氧化硅；

步驟二：在溝槽內(nèi)及硅襯底表面生長(zhǎng)氧化硅；

步驟三：溝槽內(nèi)填充源極多晶硅并進(jìn)行回刻；

步驟四：源極多晶硅上填充氮化硅并利用cmp工藝移除表面氮化硅及氧化硅；

步驟五：利用濕法腐蝕對(duì)硅襯底表面及溝槽側(cè)壁氧化硅進(jìn)行移除，形成小溝槽，小溝槽不深于源極多晶硅的回刻深度，避免兩種多晶硅之間的氧化硅隔離；

步驟六：利用干法熱氧化工藝生長(zhǎng)柵氧化硅；

步驟七：淀積柵極多晶硅并進(jìn)行回刻；

步驟八：進(jìn)行體區(qū)、源區(qū)注入并退火；

步驟九：淀積介質(zhì)氧化硅，進(jìn)行孔光刻及刻蝕；

步驟十：進(jìn)行表面金屬工藝，制作器件電極。

步驟二中，氧化硅的生成通過(guò)淀積工藝或者直接熱氧化工藝實(shí)現(xiàn)。

步驟三中，源極多晶硅回刻掉表面及溝槽上半部多晶硅，保留下半部多晶硅以形成源極。

步驟四中，表面氮化硅及氧化硅移除至與硅表面齊平。

步驟五中，溝槽側(cè)壁氧化層移除深度不超過(guò)源極多晶硅回刻深度，以保證柵極多晶硅與源極多晶硅之間完全實(shí)現(xiàn)氮化硅填充。

本發(fā)明具有以下優(yōu)點(diǎn)：

本發(fā)明工藝通過(guò)在源極多晶硅上方回填氮化硅，避免了目前存在缺陷的氧化硅隔離，有效解決了柵源極之間漏電偏高的問(wèn)題。

附圖說(shuō)明

圖1為目前存在缺陷的低壓超結(jié)mosfet結(jié)構(gòu)示意圖；

圖2為本發(fā)明步驟一的示意圖；

圖3為本發(fā)明步驟二的示意圖；

圖4為本發(fā)明步驟三的示意圖；

圖5為本發(fā)明步驟四的示意圖；

圖6為本發(fā)明步驟五的示意圖；

圖7為本發(fā)明步驟六的示意圖；

圖8為本發(fā)明步驟七的示意圖；

圖9為本發(fā)明步驟八的示意圖；

圖10為本發(fā)明步驟九的示意圖；

圖11為本發(fā)明步驟十的示意圖。

圖中，1-硅襯底，2-溝槽，3-氧化硅，4-源極多晶硅，5-氮化硅，6-柵氧化硅，7-柵極多晶硅，8-介質(zhì)氧化硅。

具體實(shí)施方式

下面結(jié)合具體實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)的說(shuō)明。

本發(fā)明所涉及的低壓超結(jié)mosfet柵極漏電改善方法，包括以下步驟：

步驟一：在硅襯底1表面淀積一層氧化硅，通過(guò)光刻工藝在氧化硅上面定義出溝槽區(qū)，然后以氧化硅為硬掩模，對(duì)硅襯底進(jìn)行刻蝕，形成溝槽2并移除表面氧化硅，如圖2示；

步驟二：在溝槽2內(nèi)及硅襯底1表面生長(zhǎng)氧化硅3，使用淀積或者直接熱氧化，如圖3示；

步驟三：溝槽2內(nèi)填充源極多晶硅4并進(jìn)行回刻，如圖4示；

步驟四：源極多晶硅4上填充氮化硅5并利用cmp工藝移除表面氮化硅5及氧化硅，如圖5示；

步驟五：利用濕法腐蝕對(duì)硅襯底1表面及溝槽2側(cè)壁氧化硅進(jìn)行移除，形成小溝槽，小溝槽不深于源極多晶硅的回刻深度，避免兩種多晶硅之間的氧化硅隔離，如圖6示；

步驟六：利用干法熱氧化工藝生長(zhǎng)柵氧化硅6，如圖7示；

步驟七：淀積柵極多晶硅7并進(jìn)行回刻，如圖8示；

步驟八：進(jìn)行體區(qū)、源區(qū)注入并退火，如圖8示；

步驟九：淀積介質(zhì)氧化硅8，進(jìn)行孔光刻及刻蝕，如圖10示；

步驟十：進(jìn)行表面金屬工藝，制作器件電極，如圖11示。

步驟二中，氧化硅的生成通過(guò)淀積工藝或者直接熱氧化工藝實(shí)現(xiàn)。

步驟三中，源極多晶硅4回刻掉表面及溝槽2上半部多晶硅，保留下半部多晶硅以形成源極。

步驟四中，表面氮化硅5及氧化硅移除至與硅表面齊平。

步驟五中，溝槽2側(cè)壁氧化層移除深度不超過(guò)源極多晶硅4回刻深度，以保證柵極多晶硅7與源極多晶硅4之間完全實(shí)現(xiàn)氮化硅填充。

采用本發(fā)明所述的低壓超結(jié)mosfet柵極漏電改善方法，可以有效避免兩種多晶硅之間存在缺陷的氧化硅隔離，并且兩種多晶硅之間的間隔距離可控，有效的改善了低壓超結(jié)mosfet的柵極漏電偏高的問(wèn)題。

本發(fā)明的內(nèi)容不限于實(shí)施例所列舉，本領(lǐng)域普通技術(shù)人員通過(guò)閱讀本發(fā)明說(shuō)明書而對(duì)本發(fā)明技術(shù)方案采取的任何等效的變換，均為本發(fā)明的權(quán)利要求所涵蓋。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及低壓超結(jié)MOSFET柵極漏電改善方法，步驟包括：1>以氧化硅為硬掩模，對(duì)硅襯底進(jìn)行刻蝕，形成溝槽；2>在溝槽內(nèi)及硅襯底表面生長(zhǎng)氧化硅；3>溝槽內(nèi)填充源極多晶硅并進(jìn)行回刻；4>源極多晶硅上填充氮化硅并利用CMP工藝移除表面氮化硅及氧化硅；5>利用濕法腐蝕對(duì)溝槽側(cè)壁氧化硅進(jìn)行移除；6>生長(zhǎng)柵氧化硅；7>淀積多晶硅并進(jìn)行回刻；8>進(jìn)行體區(qū)、源區(qū)注入并退火；9>層間介質(zhì)淀積及孔刻蝕工藝；10>進(jìn)行表面金屬工藝，制作器件電極。本發(fā)明工藝通過(guò)在源極多晶硅上方回填氮化硅，避免了目前存在缺陷的氧化硅隔離，有效解決了柵源極之間漏電偏高的問(wèn)題。

技術(shù)研發(fā)人員：劉挺;楊樂(lè);岳玲;徐西昌;杜忠鵬
受保護(hù)的技術(shù)使用者：西安龍騰新能源科技發(fā)展有限公司
技術(shù)研發(fā)日：2017.07.12
技術(shù)公布日：2017.11.07