本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種晶片及芯片的封裝方法。

背景技術(shù)：

隨著集成電路技術(shù)的不斷發(fā)展，電子產(chǎn)品越來(lái)越向小型化、智能化以及高可靠性方向發(fā)展，而集成電路封裝直接影響著集成電路、電子模塊乃至整機(jī)性能，在集成電路晶片逐步縮小、集成度不斷提高的情況下，對(duì)集成電路封裝提出了越來(lái)越高的要求。

傳統(tǒng)的半導(dǎo)體行業(yè)的芯片封裝主要包括如下過(guò)程：將晶圓上的芯片進(jìn)行切割，分割成各獨(dú)立的芯片，將合格的芯片重新按規(guī)則排布在襯底上，之后進(jìn)行封裝、形成重布線層(re-distributionlayers，簡(jiǎn)稱rdls)和焊球的工藝。

然而由于半導(dǎo)體行業(yè)采用的襯底尺寸較小，一般為6寸、8寸、12寸，使得封裝后的產(chǎn)出規(guī)模受到限制。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供一種晶片及芯片的封裝方法，可提高產(chǎn)出規(guī)模以及產(chǎn)出效率，且降低成本。

為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：

第一方面，提供一種晶片，由晶圓加工得到，所述晶圓包括若干芯片，所述晶片的外形為所述晶圓外形的內(nèi)接閉合圖形；其中，所述內(nèi)接閉合圖形的面積大于所述晶圓外形的內(nèi)接正方形的面積；所述內(nèi)接閉合圖形包括偶數(shù)條直線，所述偶數(shù)條直線兩兩平行相對(duì)設(shè)置，且相對(duì)的兩條平行直線的長(zhǎng)度相等。

可選的，所述晶片的外形為所述晶圓外形的內(nèi)接多邊形。

進(jìn)一步優(yōu)選的，所述晶片的外形為所述晶圓外形的內(nèi)接正六邊形。

可選的，所述內(nèi)接閉合圖形還包括位于相鄰的兩條直線之間的弧形角，且所述弧形角由所述晶圓外形的一部分線段得到。

進(jìn)一步優(yōu)選的，所述內(nèi)接閉合圖形為四邊等長(zhǎng)、四角為等度弧形的閉合圖形。

第二方面，提供一種芯片的封裝方法，包括：將多個(gè)第一方面所述的晶片固定于第一面板級(jí)襯底上，同時(shí)在每個(gè)芯片上形成封裝用結(jié)構(gòu)；其中，多個(gè)所述晶片無(wú)交疊緊密排布于所述第一面板級(jí)襯底上。

可選的，所述封裝用結(jié)構(gòu)包括重布線層；在每個(gè)芯片上形成封裝用結(jié)構(gòu)之后，所述芯片的封裝方法還包括：通過(guò)切割形成各獨(dú)立的所述芯片和與所述芯片連接的所述重布線層，以將所述芯片和與所述芯片連接的所述重布線層重新排布于第二面板級(jí)襯底上，對(duì)所述芯片進(jìn)行封裝，形成封裝層。

可選的，所述封裝用結(jié)構(gòu)包括支柱以及焊料帽；在每個(gè)芯片上形成封裝用結(jié)構(gòu)之后，所述芯片的封裝方法還包括：通過(guò)切割形成各獨(dú)立的所述芯片以及與所述芯片電連接的所述支柱和所述焊料帽，以通過(guò)所述焊料帽與重布線層連接后對(duì)所述芯片進(jìn)行封裝，形成封裝層。

本發(fā)明的實(shí)施例提供一種晶片及芯片的封裝方法，通過(guò)將晶圓加工成其外形的內(nèi)接閉合圖形形狀而得到，其中，通過(guò)使內(nèi)接閉合圖形的面積大于所述晶圓外形的內(nèi)接正方形的面積，可使晶圓的利用率不至于太低(可達(dá)到63％以上)，通過(guò)使所述內(nèi)接閉合圖形包括偶數(shù)條直線，所述偶數(shù)條直線兩兩平行相對(duì)設(shè)置，且相對(duì)的兩條平行直線的長(zhǎng)度相等，可保證將晶片排布于第一面板級(jí)襯底上時(shí)，第一面板級(jí)襯底的利用率高于將晶圓排布于第一面板級(jí)襯底上時(shí)的利用率。綜上，本發(fā)明可兼容晶圓以及面板級(jí)襯底的利用率，從而降低成本。此外，通過(guò)將晶片固定于第一面板級(jí)襯底上，可在面板領(lǐng)域的產(chǎn)線進(jìn)行形成封裝用結(jié)構(gòu)的工藝，因而可提高產(chǎn)出規(guī)模以及產(chǎn)出效率，而且降低了傳統(tǒng)半導(dǎo)體行業(yè)封裝的成本。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明提供的一種晶片的形狀示意圖一；

圖2為本發(fā)明提供的一種晶片的形狀示意圖二；

圖3為本發(fā)明提供的一種晶片的形狀示意圖三；

圖4為本發(fā)明提供的一種晶片的形狀示意圖四；

圖5為本發(fā)明提供的一種晶片的形狀示意圖五；

圖6為本發(fā)明提供的一種晶圓的示意圖；

圖7為本發(fā)明提供的一種將多個(gè)晶片排布于第一面板級(jí)襯底上的示意圖一；

圖8為本發(fā)明提供的一種將多個(gè)晶片排布于第一面板級(jí)襯底上的示意圖二；

圖9為本發(fā)明提供的一種將多個(gè)晶片排布于第一面板級(jí)襯底上的示意圖三；

圖10為本發(fā)明提供的一種將多個(gè)晶片排布于第一面板級(jí)襯底上的示意圖四；

圖11為本發(fā)明提供的一種將多個(gè)晶片排布于第一面板級(jí)襯底上的示意圖五；

圖12為本發(fā)明提供的一種將多個(gè)晶圓排布于第一面板級(jí)襯底上的示意圖；

圖13a為本發(fā)明提供的一種在芯片上形成重布線層的示意圖；

圖13b為在圖13a的基礎(chǔ)上形成各獨(dú)立的芯片和與該芯片連接的重布線層的示意圖；

圖14a為本發(fā)明提供的一種在芯片上形成支柱以焊料帽的示意圖；

圖14b為在圖14a的基礎(chǔ)上形成各獨(dú)立的芯片以及與芯片連接的支柱和焊料帽的示意圖。

附圖標(biāo)記：

10-晶片；20-晶圓；201-芯片；30-內(nèi)接正方形；40-第一面板級(jí)襯底；50-重布線層；601-支柱；602-焊料帽。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實(shí)施例提供一種晶片10，如圖1-圖5所示，由晶圓20加工得到，該晶圓20包括若干芯片(圖1-圖5中未示意出)，所述晶片10的外形為該晶圓20外形的內(nèi)接閉合圖形；其中，內(nèi)接閉合圖形的面積大于所述晶圓20外形的內(nèi)接正方形30的面積；所述內(nèi)接閉合圖形包括偶數(shù)條直線，所述偶數(shù)條直線兩兩平行相對(duì)設(shè)置，且相對(duì)的兩條平行直線的長(zhǎng)度相等。

需要說(shuō)明的是，第一，本領(lǐng)域技術(shù)人員應(yīng)該明白，晶圓20的外形如圖6所示為圓形。按其直徑，可分為6寸、8寸、12寸等。

每個(gè)晶圓20中包括若干個(gè)芯片201。

第二，由晶圓20加工成晶片10，厚度不會(huì)發(fā)生變化。

由于晶片10的面積必然小于晶圓20的面積，因此，當(dāng)將晶圓20加工為晶片10時(shí)，晶圓20的除晶片10所在區(qū)域的芯片201會(huì)被切割掉，從而得到所需形狀的晶片10。

第三，當(dāng)將晶圓20加工為其外形的內(nèi)接正方形30時(shí)，設(shè)晶圓20的半徑為r，晶圓20的利用率只能達(dá)到2r²/πr²＝63％。本發(fā)明的晶片10面積由于大于所述內(nèi)接正方形30的面積，因此，本發(fā)明晶圓20的利用率勢(shì)必大于63％，芯片201的浪費(fèi)也會(huì)少一些。

第四，當(dāng)晶片10的外形為六邊形，且六邊形的邊兩兩平行相對(duì)設(shè)置、長(zhǎng)度相等時(shí)，如圖7和圖8所示，將本發(fā)明的晶片10無(wú)交疊緊密排布于第一面板級(jí)襯底40上，在不考慮第一面板級(jí)襯底40的邊緣的情況下，晶片10之間可無(wú)縫排布于第一面板級(jí)襯底40上，因而第一面板級(jí)襯底40的利用率很高。

當(dāng)晶片10的外形為大于六邊形的偶數(shù)邊形，且大于六邊形的偶數(shù)邊形的邊兩兩平行相對(duì)設(shè)置、長(zhǎng)度相等時(shí)，如圖9所示，將本發(fā)明的晶片10無(wú)交疊緊密排布于第一面板級(jí)襯底40上，在不考慮第一面板級(jí)襯底40的邊緣的情況下，任意相鄰四個(gè)晶片10之間具有空隙，但是參考圖12所示的任意相鄰四個(gè)晶圓20(通過(guò)該晶圓20得到圖9中的晶片10)之間的空隙，任意相鄰四個(gè)晶片10之間的空隙面積更小，因而第一面板級(jí)襯底40的利用率也較高。其中，圖9以八邊形為例進(jìn)行示意。

當(dāng)晶片10的外形包括四條及以上偶數(shù)條直線邊，且偶數(shù)條直線邊兩兩平行相對(duì)設(shè)置、長(zhǎng)度相等、相鄰的兩條邊之間具有弧形角時(shí)，如圖10所示，將本發(fā)明的晶片10無(wú)交疊緊密排布于第一面板級(jí)襯底40上，在不考慮第一面板級(jí)襯底40的邊緣的情況下，任意相鄰四個(gè)晶片10之間具有空隙，但是參考圖12所示的任意相鄰四個(gè)晶圓20(通過(guò)該晶圓20得到圖10中的晶片10)之間的空隙，任意相鄰四個(gè)晶片10之間的空隙面積更小，因而第一面板級(jí)襯底40的利用率也較高。圖10以四條邊為例進(jìn)行示意。

當(dāng)晶片10的外形包括兩條平行相對(duì)設(shè)置且等長(zhǎng)的直線邊，兩條相對(duì)設(shè)置的弧線邊時(shí)，如圖11所示，將本發(fā)明的晶片10無(wú)交疊緊密排布于第一面板級(jí)襯底40上，在不考慮第一面板級(jí)襯底40的邊緣的情況下，任意相鄰四個(gè)晶片10之間具有空隙，但是參考圖12所示的任意相鄰四個(gè)晶圓20(通過(guò)該晶圓20得到圖11中的晶片10)之間的空隙，任意相鄰四個(gè)晶片10之間的空隙面積更小，因而第一面板級(jí)襯底40的利用率也較高。

其中，不管本發(fā)明的晶片10是任何形狀，在第一面板級(jí)襯底40的邊緣都會(huì)存在空隙，但是第一面板級(jí)襯底40的尺寸越大，相應(yīng)的面板級(jí)襯底40的邊緣處的空隙所占比例越小。

當(dāng)然，對(duì)于晶圓20，其在面板級(jí)襯底40的邊緣也是存在空隙的。

第五，附圖1-5的晶片10形狀僅為示意，可綜合考慮芯片201成本以及第一面板級(jí)襯底40的成本，以最低化的成本來(lái)設(shè)定晶圓20利用率以及第一面板級(jí)襯底40利用率，從而選取合適外形形狀的晶片10。

本發(fā)明實(shí)施例提供一種晶片10，通過(guò)將晶圓20加工成其外形的內(nèi)接閉合圖形形狀而得到，其中，通過(guò)使內(nèi)接閉合圖形的面積大于所述晶圓20外形的內(nèi)接正方形30的面積，可使晶圓20的利用率不至于太低(可達(dá)到63％以上)，通過(guò)使所述內(nèi)接閉合圖形包括偶數(shù)條直線，所述偶數(shù)條直線兩兩平行相對(duì)設(shè)置，且相對(duì)的兩條平行直線的長(zhǎng)度相等，可保證將晶片10排布于第一面板級(jí)襯底40上時(shí)，第一面板級(jí)襯底40的利用率高于將晶圓20排布于第一面板級(jí)襯底40上時(shí)的利用率。綜上，本發(fā)明可兼容晶圓20以及面板級(jí)襯底的利用率，從而降低成本。

可選的，如圖1-3所示，晶片10的外形為晶圓20外形的內(nèi)接多邊形。

通過(guò)將晶片10的形狀加工為內(nèi)接多邊形，在保證晶圓20利用率的基礎(chǔ)上，更有利用提高第一面板級(jí)襯底40的利用率。

進(jìn)一步優(yōu)選的，如圖2所示，晶片10的外形為晶圓20外形的內(nèi)接正六邊形。

其中，設(shè)晶圓20的半徑為r，晶圓20外形的內(nèi)接正六邊形的面積為基于此，晶圓20的利用率可達(dá)到

此外，當(dāng)將晶片10無(wú)交疊緊密排布于第一面板級(jí)襯底40上(如圖8所示)，在不考慮第一面板級(jí)襯底40的邊緣的情況下，第一面板級(jí)襯底40的利用率可達(dá)到100％。

本發(fā)明實(shí)施例通過(guò)將晶片10外形加工為晶圓20外形的內(nèi)接正六邊形，可獲得晶圓20利用率和第一面板級(jí)襯底40利用率的最大化。

可選的，如圖4所示，所述內(nèi)接閉合圖形還包括位于相鄰的兩條直線之間的弧形角，且所述弧形角由晶圓20外形的一部分線段得到。

即，如圖4所示，在將晶圓20加工為晶片10時(shí)，僅將圖4中實(shí)線的直線以外的晶圓20部分切割掉，從而形成包括弧形角的晶片10。

本發(fā)明實(shí)施例使得由晶圓20加工為晶片10的工藝更簡(jiǎn)單。

進(jìn)一步優(yōu)選的，如圖4所示，所述內(nèi)接閉合圖形為四邊等長(zhǎng)、四角為等度弧形的閉合圖形。

其中，設(shè)晶圓20的半徑為r，圓心到各直線邊的距離為x，在此情況下，晶圓20外形的內(nèi)接閉合圖形的面積為：

基于此，

當(dāng)將晶片10無(wú)交疊緊密排布于第一面板級(jí)襯底40上(如圖10所示)，

對(duì)于x的值，可根據(jù)所需的晶圓20的利用率和第一面板級(jí)襯底40的利用率，進(jìn)行合理選擇。

本發(fā)明實(shí)施例通過(guò)將晶片10的形狀加工為四邊等長(zhǎng)、四角為等度弧形的閉合圖形，更有利于提高晶圓20的利用率，同時(shí)第一面板級(jí)襯底40雖然不能達(dá)到100％，但第一面板級(jí)襯底40的利用率也很高。

本發(fā)明實(shí)施例還提供一種芯片的封裝方法，如圖7-11所示，包括將上述的多個(gè)晶片10固定于第一面板級(jí)襯底40上，同時(shí)在每個(gè)芯片201上形成封裝用結(jié)構(gòu)；其中，多個(gè)晶片10無(wú)交疊緊密排布于面板級(jí)襯底40上。

第一面板級(jí)襯底40為面板行業(yè)所用的大型襯底，例如1100mm×1300mm的襯底、2200mm×2500mm的襯底等。

可通過(guò)粘膠層將晶片10固定于第一面板級(jí)襯底40上。粘膠層的材料例如可以是雙面膠，或者為uv粘合膠等。

需要說(shuō)明的是，由于形成封裝層時(shí)，芯片201之間必須有間距，因此，將晶片10固定于第一面板級(jí)襯底40，以同時(shí)大面積形成封裝用結(jié)構(gòu)，應(yīng)為形成封裝層之間的一個(gè)工藝過(guò)程。

本發(fā)明實(shí)施例通過(guò)將晶片10固定于第一面板級(jí)襯底40上，可在面板領(lǐng)域的產(chǎn)線進(jìn)行形成封裝用結(jié)構(gòu)的工藝，因而可提高產(chǎn)出規(guī)模以及產(chǎn)出效率，而且降低了傳統(tǒng)半導(dǎo)體行業(yè)封裝的成本。

可選的，如圖13a所示，所述封裝用結(jié)構(gòu)包括重布線層(re-distributionlayers，簡(jiǎn)稱rdls)50；基于此，在每個(gè)芯片201上形成封裝用結(jié)構(gòu)之后，所述芯片的封裝方法還包括：通過(guò)切割形成各獨(dú)立的芯片201和與芯片201連接的重布線層50(如圖13b所示)，以將芯片201和與芯片201連接的重布線層50重新排布于第二面板級(jí)襯底上，對(duì)芯片201進(jìn)行封裝，形成封裝層。

其中，第二面板級(jí)襯底與第一面板級(jí)襯底40的尺寸優(yōu)選相同。

當(dāng)每個(gè)晶片10包括n個(gè)芯片201，且第一面板級(jí)襯底40上設(shè)置了m個(gè)晶片10時(shí)，通過(guò)切割后，可得到m×n個(gè)獨(dú)立的芯片201；其中，m、n為正整數(shù)。當(dāng)然，與每個(gè)芯片201連接的重布線層50，也通過(guò)切割其周圍的介質(zhì)層而使用于與不同芯片201連接的重布線層50之間分離。

當(dāng)通過(guò)切割得到m×n個(gè)獨(dú)立的芯片201后，可對(duì)每個(gè)芯片201進(jìn)行測(cè)試，挑選出合格的芯片201重新排布于第二面板級(jí)襯底上，以形成保護(hù)芯片201的封裝層。

可選的，如圖14a所示，所述封裝用結(jié)構(gòu)包括支柱601以及焊料帽602；基于此，在每個(gè)芯片201上形成封裝用結(jié)構(gòu)之后，所述芯片的封裝方法還包括：通過(guò)切割形成各獨(dú)立的芯片201以及與芯片201電連接的支柱601和焊料帽602(如圖14b所示)，以通過(guò)焊料帽602與重布線層連接后對(duì)芯片201進(jìn)行封裝，形成封裝層。

其中，針對(duì)各芯片201的重布線層已經(jīng)形成在第二面板級(jí)襯底上，且為保證在每個(gè)芯片201周圍都形成封裝層，針對(duì)各芯片201的重布線層之間應(yīng)具有間隔。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。