本發(fā)明屬于半導體器件制造技術領域，具體涉及一種寬禁帶III-V CMOS應變場效應晶體管。

背景技術：

根據摩爾定律，“集成電路上可容納的元器件的數目，約每隔18-24個月便會增加一倍，性能也將提升一倍”。大抵而言，若在相同面積的晶圓下生產同樣規(guī)格的IC，隨著制程技術的進步，每隔一年半，IC產出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術每隔一年半推進一個世代。國際上半導體廠商基本都遵循著該項定律。

但是，國際上最大的芯片制造廠商英特爾日前宣布將推遲旗下基于10納米制造技術的Cannonlake芯片的發(fā)布時間，推遲至2017年下半年，而Cannonlake芯片原定的發(fā)布日期是2016年。英特爾公司首席執(zhí)行官Brian Krzanich在電話會議上表示，“由于要用各類相關技術，而每一種技術都有其自身一系列的復雜性和難度，從14納米到10納米和從22納米到14納米不是一回事。如果想大規(guī)模生產，光刻技術會更加困難，而且，完成多樣式步驟的數目會不斷增加”。英特爾一直以來遵循每兩年縮小晶體管體積的時間表，也就是俗稱的“摩爾定律”，上述消息令時間表出現裂痕，究其原因是構造芯片變得越來越復雜，功耗越來越難以降低，而且各種短溝道效應難以克服。

因此，半導體技術雖然日益進步，但受制于物理定律，最小尺寸不可能過小，為延續(xù)半導體摩爾定律的有效性，采用新的物料來制作處理器晶體管已經刻不容緩。目前已經已有不少研究機構，透過為硅材料整合更高性能的材料，例如采用化合物半導體材料如InGaAs/InP(如砷化銦鎵與磷化銦)等，形成所謂的寬禁帶III-V溝道的晶體管，可增進p-type遷移率和提供高載流子速度與高驅動電流，這種新的化合物半導體可望超越硅材料本身性能，維持摩爾定律，實現持續(xù)等比例縮小。

但該項方案目前也遇到了不少問題，主要存在兩方面的挑戰(zhàn)，一方面，硅基材料和化合物半導體材料如GaAs/InP等之間存在大的晶格常數差，一直無法克服材料之間原子晶格難以匹配的難題；另一方面，通常Si基晶體管由P溝道晶體管和n溝道晶體管結合構成CMOS結構運用于大規(guī)模數字領域，而通常III-V如GaAs器件方面n溝道器件容易實現，而p溝道器件受限于摻雜工程和外延制程，同時p溝道的遷移率遠低于n溝道，目前結合n-溝道和p-溝道的GaAs/InP晶體管由于兩者遷移率相差太大，無法實現CMOS同樣電路結構，極大的阻礙了GaAs/InP器件在數字電路領域的應用。

技術實現要素：

本發(fā)明的目的在于提供一種寬禁帶III-V CMOS應變場效應晶體管，該場效應晶體管可以很好地解決現有晶體管在等比例縮小過程中功耗難以降低、短溝道效應難以克服的問題。

為達到上述要求，本發(fā)明采取的技術方案是：提供一種寬禁帶III-V CMOS應變場效應晶體管，一種寬禁帶III-V CMOS應變場效應晶體管，包括P溝道晶體管和n溝道晶體管，P溝道晶體管為AlGaSb/GaSb HFET(異質結場效應晶體管)，n溝道晶體管為GaAs mHEMT(應變高電子遷移率晶體管)。P溝道晶體管在硅襯底上依次外延生長第一多層晶格應變緩沖層、GaSb溝道層及AlGaSb勢壘層，AlGaSb勢壘層上方生長第一GaSb帽層和第二GaSb帽層，所述GaSb溝道層與AlGaSb勢壘層形成二維空穴氣；所述第一GaSb帽層上形成有第一漏極，且AlGaSb勢壘層上形成有第一柵極，第二GaSb帽層上形成有第一源極；n溝道晶體管在所述第二GaSb帽層上依次外延生長第二多層晶格應變緩沖層、In_0.53Ga_0.47As溝道層及In_0.52Al_0.48As勢壘層，In_0.52Al_0.48As勢壘層上方生長第一In_0.53Ga_0.47As帽層和第二In_0.53Ga_0.47As帽層，所述In_0.53Ga_0.47As溝道層與In_0.52Al_0.48As勢壘層形成二維空穴氣，且第一In_0.53Ga_0.47As帽層上形成有第二源極，In_0.52Al_0.48As勢壘層上形成有第二柵極，第二In_0.53Ga_0.47As帽層上形成有第二漏極。其中n溝道晶體管的外延異質結由InAlAs/InGaAs構成，p溝道晶體管的外延異質結由AlGaSb/GaSb構成。

與現有技術相比，本發(fā)明具有以下優(yōu)點：

(1)基于硅襯底、集成了n溝道晶體管和p溝道晶體管的寬禁帶III-V CMOS應變場效應晶體管可有效改善晶體管等比例縮小過程中帶來的短溝道效應，并能夠降低功耗，實現半導體器件尺寸的持續(xù)等比例縮小；

(2)本發(fā)明中III-V CMOS晶體管采用了GaAs mHEMT作為n型器件，與常規(guī)采用GaAs HEMT作為n型器件的III-V COMS晶體管相比遷移率會更高，器件高頻性能更加出色。

(3)AlGaSb勢壘層采用p型摻雜形成，與GaSb溝道層之間形成二維空穴氣，可有效提升P溝道晶體管的遷移率，以改進III-V中n溝道晶體管和p溝道晶體管遷移率差別巨大的問題；

(4)第一多層晶格應變緩沖層可用于吸收硅基襯底與后續(xù)外延層之間因為晶格失配產生的應力，過濾掉襯底產生的散射中心，避免產生晶格馳豫，有效克服了后續(xù)外延層與硅基襯底之間原子晶格難以匹配的問題；

(5)第二多層晶格應變緩沖層可用于吸收P溝道晶體管與后續(xù)n溝道晶體管外延層之間因為晶格失配產生的應力，避免產生晶格馳豫；

(6)第一多層晶格應變緩沖層和第二多層晶格應變緩沖層為多種材料構成的復合緩沖層結構，由于不同材料之間的能帶差，形成多個量子阱結構，可有效地阻隔斷硅襯底的缺陷向GaSb溝道層擴散，以及阻隔斷第二In_0.53Ga_0.47As帽層的缺陷向In_0.53Ga_0.47As溝道層擴散。

附圖說明

此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，在這些附圖中使用相同的參考標號來表示相同或相似的部分，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1為本發(fā)明的結構示意圖。

具體實施方式

為使本申請的目的、技術方案和優(yōu)點更加清楚，以下結合附圖及具體實施例，對本申請作進一步地詳細說明。為簡單起見，以下描述中省略了本領域技術人員公知的某些技術特征。

如圖1所示，本實施例提供一種寬禁帶III-V CMOS應變場效應晶體管，采用MOCVD或MBE設備外延生長，包括P溝道晶體管和n溝道晶體管；P溝道晶體管在硅襯底上依次外延生長第一多層晶格應變緩沖層、GaSb溝道層及AlGaSb勢壘層，AlGaSb勢壘層上方生長第一GaSb帽層和第二GaSb帽層，所述GaSb溝道層與AlGaSb勢壘層接觸處大概5nm區(qū)域形成二維空穴氣，如圖1中下面一條虛線所示；所述第一GaSb帽層上形成有第一漏極，且AlGaSb勢壘層上形成有第一柵極，第二GaSb帽層上形成有第一源極；n溝道晶體管在所述第二GaSb帽層上依次外延生長第二多層晶格應變緩沖層、In_0.53Ga_0.47As溝道層1及In_0.52Al_0.48As勢壘層2，In_0.52Al_0.48As勢壘層2上方生長第一In_0.53Ga_0.47As帽層3和第二In_0.53Ga_0.47As帽層4，所述In_0.53Ga_0.47As溝道層1與In_0.52Al_0.48As勢壘層2接觸處大概5nm區(qū)域形成二維空穴氣，如圖1中上面一條虛線所示；且第一In_0.53Ga_0.47As帽層3上形成有第二源極，In_0.52Al_0.48As勢壘層2上形成有第二柵極，第二In_0.53Ga_0.47As帽層4上形成有第二漏極。

硅襯底為p型Si襯底，其材料為Si、SiC、GaN、藍寶石或金剛石，主要作為支撐材料。

第一多層晶格應變緩沖層，可用于吸收硅襯底與后續(xù)外延層之間因為晶格失配產生的應力，不摻雜，厚度為800～1800nm，從下至上先低溫生長GaAs緩沖層，再高溫生長GaAs/AlGaAs超晶格緩沖層，再采用梯度結構生長GaAs_ySb_1-y緩沖層，再生長GaSb/AlGaSb超晶格緩沖層；y的值從1逐步降為0；GaSb/AlGaSb超晶格緩沖層中Al含量小于30％。

GaSb溝道層不摻雜，厚度為50～100nm。

AlGaSb勢壘層，用于和柵金屬形成肖特基接觸和提供GaSb溝道層的自由空穴；厚度為15～40nm，Al含量小于30％，采用p型摻雜，體摻雜材料為Be、C或Mg，摻雜劑量為1×10¹⁸cm^-3～3×10¹⁸cm^-3。

第一GaSb帽層和第二GaSb帽層，用以保護勢壘層不被氧化，同時用以降低歐姆接觸電阻率；厚度為15～40nm，采用p型摻雜，體摻雜材料為Be、C或Mg，摻雜劑量為5×10¹⁸cm^-3～2×10¹⁹cm^-3。

第二多層晶格應變緩沖層，用于吸收P型溝道結構與后續(xù)n型溝道結構外延層之間因為晶格失配產生的應力，避免產生晶格馳豫；不摻雜，厚度600～1500nm，從下至上先采用梯度結構生長GaAs_ySb_1-y緩沖層，再生長In_0.53Ga_0.47As/InP超晶格緩沖層；y的值從0逐步升為0.42。

In_0.53Ga_0.47As溝道層不摻雜1，厚度為50～100nm。

In_0.52Al_0.48As勢壘層2，用于和柵金屬形成肖特基接觸和提供In_0.53Ga_0.47As溝道層的自由空穴；厚度為15～40nm，采用n型摻雜，體摻雜Si的劑量為2×10¹⁸cm^-3～6×10¹⁸cm^-3。

第一In_0.53Ga_0.47As帽層3和第二In_0.53Ga_0.47As帽層4，用于為器件制備提供良好的歐姆接觸；厚度為15～40nm，采用n型摻雜，體摻雜Si的劑量為5×10¹⁸cm^-3～2×10¹⁹cm^-3。

以上實施例僅表示本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能理解為對本發(fā)明范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明保護范圍。因此本發(fā)明的保護范圍應該以權利要求為準。