本發(fā)明屬于半導體器件技術(shù)領域，具體涉及一種面向四維集成的GaN基納米線晶體管及其制備方法。

背景技術(shù)：

作為傳統(tǒng)硅基功率器件的替代品，基于第三代寬禁帶半導體GaN材料的功率器件因其優(yōu)異的材料特性和器件結(jié)構(gòu)備受矚目，GaN材料擁有較大的禁帶寬度和電子遷移率，較好的熱穩(wěn)定性和化學穩(wěn)定性，因而在大功率和高頻領域有著廣泛的應用前景而受到關(guān)注和研究。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種面向四維集成的GaN基半導體器件及其制備方法。這種垂直堆棧集成的功率器件表現(xiàn)出高的驅(qū)動電流，同時也滿足集成電路進一步微縮化的需求。

本發(fā)明提供的GaN基半導體器件，包括:

絕緣GaN襯底；

多層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層，位于所述GaN襯底上，包括相互隔離的源區(qū)和漏區(qū)兩部分，其中，底層AlGaN勢壘層未摻雜，其余各AlGaN勢壘層和GaN層均摻雜；

多層GaN納米線溝道，分別與所述源區(qū)和漏區(qū)中相對應的GaN層相連接，且彼此隔離；

柵極疊層，包括金屬柵層和柵介質(zhì)層，其中所述柵介質(zhì)層覆蓋所述GaN納米線溝道，所述金屬柵層位于所述柵介質(zhì)層上；

頂柵電極，位于所述金屬柵層上；以及

源電極、漏電極，分別位于所述源區(qū)和漏區(qū)的頂層GaN層上。

優(yōu)選的，所述GaN層的厚度為25-35納米，更優(yōu)選30納米，所述AlGaN層的厚度為15-25納米，更優(yōu)選20納米。

優(yōu)選的，所述柵介質(zhì)層為Al₂O₃，所述金屬柵層為WN。

優(yōu)選的，所述Al₂O₃的厚度為8-15納米，更優(yōu)選10納米，所述WN的厚度為35-45納米，更優(yōu)選40納米。

根據(jù)發(fā)明的另一方面，還公開一種GaN基半導體器件的制備方法，包括以下步驟：

提供絕緣GaN襯底；

在所述GaN襯底上依次形成AlGaN勢壘層和GaN層，重復多次，以形成多層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層；

將所述多層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層分隔為源區(qū)和漏區(qū)，并進行源漏區(qū)注入，對除底層AlGaN勢壘層外的各層進行摻雜；

對所述多層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層進行刻蝕，得到分別連接源區(qū)和漏區(qū)中對應的GaN層并且相互隔離的多層GaN納米線溝道結(jié)構(gòu)；

在所述多層GaN納米線溝道結(jié)構(gòu)上形成柵介質(zhì)層及金屬柵層；

在所述金屬柵層上形成頂柵電極；

分別在所述源區(qū)和漏區(qū)的頂層GaN層上形成源電極、漏電極。

優(yōu)選的，所述GaN層的厚度為25-35納米，更優(yōu)選30納米，所述AlGaN層的厚度為15-25納米，更優(yōu)選20納米。

優(yōu)選的，所述柵介質(zhì)層和所述金屬柵層的形成方法為原子層沉積法。

優(yōu)選的，所述柵介質(zhì)層為Al₂O₃，所述金屬柵層為WN。

優(yōu)選的，所述Al₂O₃的厚度為8-15納米，更優(yōu)選10納米，所述WN的厚度為35-45納米，更優(yōu)選40納米。

優(yōu)選的，所述源漏區(qū)注入采用硅摻雜。

本發(fā)明提供的新型GaN基納米線晶體管在保證關(guān)態(tài)電流不衰減的前提下，表現(xiàn)出高的驅(qū)動電流。因此，能夠很好地應用于低功耗邏輯以及射頻領域。

附圖說明

圖1 是GaN基半導體器件制備方法的流程圖。

圖2是形成底層AlGaN勢壘層后的器件結(jié)構(gòu)示意圖。

圖3是形成三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層結(jié)構(gòu)后的器件結(jié)構(gòu)示意圖。

圖4是形成源、漏區(qū)后的器件結(jié)構(gòu)示意圖。

圖5是沉積Al₂O₃層后的器件結(jié)構(gòu)示意圖。

圖6是形成Al₂O₃掩膜層后的器件結(jié)構(gòu)示意圖。

圖7是刻蝕形成鰭片結(jié)構(gòu)后的器件結(jié)構(gòu)示意圖。

圖8是形成三層GaN納米線溝道結(jié)構(gòu)后的器件結(jié)構(gòu)示意圖。

圖9是形成柵介質(zhì)層和金屬柵層后的器件結(jié)構(gòu)示意圖。

圖10是圖9沿A-A＇的剖面結(jié)構(gòu)示意圖。

圖11是形成頂柵電極后的器件結(jié)構(gòu)示意圖。

圖12是GaN基半導體器件的結(jié)構(gòu)示意圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，應當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

圖1是GaN基半導體器件的制備流程圖。圖2~圖12是GaN基半導體器件制備過程中各階段的器件結(jié)構(gòu)示意圖。以下結(jié)合圖1~圖12對GaN基半導體器件的制備方法的具體實施例進行說明。本實施方式中，以三層垂直堆棧集成的GaN基納米線晶體管陣列為例，但是本發(fā)明不限定于此，也可是兩層、四層等其他任意多層的結(jié)構(gòu)。

首先，在步驟S1中，提供絕緣GaN襯底100。例如，厚度為300微米、直徑為2英吋。

接下來，在步驟S2中，采用金屬有機化學氣相沉積方法（MOCVD）在GaN襯底100上外延形成AlGaN勢壘層101，厚度優(yōu)選為20納米，所得結(jié)構(gòu)如圖2所示。之后，采用MOCVD法外延GaN層102，其厚度優(yōu)選為30納米。重復步驟S2，直至形成三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層結(jié)構(gòu)，如圖3所示，包括AlGaN勢壘層101、GaN層102、AlGaN勢壘層103、GaN層104、AlGaN勢壘層105和GaN層106。

接下來，在步驟S3中，對上述三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層結(jié)構(gòu)進行分區(qū)，形成源區(qū)和漏區(qū)。具體步驟如下：首先采用化學氣相沉積（CVD）法淀積約100納米的Si₃N₄作為掩膜，進行光刻，形成源、漏區(qū)域窗口。然后，對源、漏區(qū)域進行硅注入，也即對除底層AlGaN勢壘層101外的各層（GaN層102、AlGaN勢壘層103、GaN層104、AlGaN勢壘層105和GaN層106）進行摻雜并且在氮氣氛圍內(nèi)活化退火形成源、漏接觸。最后，選取CF₄作為刻蝕氣體，反應離子刻蝕Si₃N₄掩膜。在圖4中示出了形成源、漏區(qū)后的器件結(jié)構(gòu)示意圖。如圖4所示，三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層被分隔為源區(qū)2和漏區(qū)3，其中，位于源區(qū)的三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層包括AlGaN勢壘層101、GaN層202、AlGaN勢壘層203、GaN層204、AlGaN勢壘層205和GaN層206，位于漏區(qū)的三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層包括AlGaN勢壘層101、GaN層302、AlGaN勢壘層303、GaN層304、AlGaN勢壘層305和GaN層306。

接下來，在步驟S4中，對三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層進行刻蝕，得到三層GaN納米線溝道結(jié)構(gòu)，其分別連接源區(qū)2和漏區(qū)3中相對應的GaN層，并且GaN納米線溝道彼此相互隔離。具體步驟如下：首先，采用原子層沉積（ALD）法淀積約10納米厚的Al₂O₃層107，所得結(jié)構(gòu)如圖5所示；之后，懸涂電子束正膠，曝光出鰭片（Fin）結(jié)構(gòu)的圖形，反應離子刻蝕曝露出的Al₂O₃層107，得到Al₂O₃硬掩膜結(jié)構(gòu)108，所得結(jié)構(gòu)如圖6所示。之后，以BCl₃作為刻蝕氣體，刻蝕得到Fin結(jié)構(gòu)，所得結(jié)構(gòu)如圖7所示，包括GaN層402、AlGaN勢壘層403、GaN層404、AlGaN勢壘層405和GaN層406。最后，將上述器件結(jié)構(gòu)放入稀釋的HCl溶液，去除頂部Al₂O₃硬掩膜結(jié)構(gòu)108以及鰭片結(jié)構(gòu)中的AlGaN勢壘層403和405，得到三層GaN納米線溝道結(jié)構(gòu)，也即GaN層402、404和406，所得結(jié)構(gòu)如圖8所示。

接下來，在步驟S5中，在三層GaN納米線溝道結(jié)構(gòu)上外延柵介質(zhì)層及金屬柵層。具體而言，首先，采用原子層沉積法沉積10納米的Al₂O₃作為柵介質(zhì)層501。 然后，采用原子層沉積法沉積40納米的WN作為金屬柵層502，所得結(jié)構(gòu)如圖9所示。 為了更清楚的展示器件結(jié)構(gòu)，在圖10中示出了所形成的器件的剖面結(jié)構(gòu)示意圖。如圖10所示，所形成的柵介質(zhì)層501覆蓋三層GaN納米線溝道結(jié)構(gòu)也即GaN層402、404和406，金屬柵層502位于柵介質(zhì)層501上，將其包覆。

接下來，在步驟S6中，在金屬柵層502上形成頂柵電極601，所得結(jié)構(gòu)如圖11所示。例如，采用物理氣相沉積（PVD）法淀積Ni/Au頂柵金屬，而后懸涂光刻膠并進行刻蝕，去除多余的Ni/Au金屬層以及WN層，得到頂柵電極601。

最后，在步驟S7中，分別在源區(qū)2和漏區(qū)3的頂層GaN層206和306上形成源電極602、漏電極603。具體而言，例如采用PVD法淀積Ti/Al/Ni/Au金屬，然后懸涂光刻膠并進行刻蝕，去除多余的Ti/Al/Ni/Au金屬，得到源電極602和漏電極603，所得結(jié)構(gòu)如圖12所示。

本發(fā)明還提供一種GaN基半導體器件。在圖12中示出了GaN基半導體器件的立體結(jié)構(gòu)示意圖。如圖1所示，GaN基半導體器件包括：絕緣GaN襯底100，例如厚度為300微米、直徑為2英吋的GaN襯底。

三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層，位于GaN襯底100上，包括相互隔離的源區(qū)和漏區(qū)兩部分，其中，位于源區(qū)的三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層包括AlGaN勢壘層101、GaN層202、AlGaN勢壘層203、GaN層204、AlGaN勢壘層205和GaN層206，位于漏區(qū)的三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層包括AlGaN勢壘層101、GaN層302、AlGaN勢壘層303、GaN層304、AlGaN勢壘層305和GaN層306；除位于GaN襯底100上的底層AlGaN勢壘層101未摻雜外，其余各GaN層和AlGaN勢壘層均摻雜。優(yōu)選采用硅注入摻雜。GaN層的厚度為30納米，AlGaN勢壘層的厚度為20納米。

三層GaN納米線溝道，分別與三層AlGaN勢壘層/GaN層異質(zhì)結(jié)疊層中的對應的摻雜GaN層相連接，且彼此間保持一定間距，相互隔離，具體結(jié)構(gòu)參見圖8。柵極疊層，包括金屬柵層502和柵介質(zhì)層501，其中柵介質(zhì)層501覆蓋三層GaN納米線溝道，金屬柵層502位于柵介質(zhì)層501上，具體結(jié)構(gòu)參見圖9和圖10。柵介質(zhì)層例如為Al₂O₃，金屬柵層例如為WN。頂柵電極601，位于金屬柵層502上，例如為Ni/Au金屬。源電極602和漏電極603，分別位于源區(qū)的GaN層206和漏區(qū)的GaN層306上。優(yōu)選采用Ti/Al/Ni/Au金屬。

本發(fā)明的GaN基半導體器件制備在GaN基片上，摒棄了常規(guī)的橫向堆棧集成結(jié)構(gòu)，采用四維垂直堆棧集成，集成度極大提升，滿足半導體器件尺寸日益微縮化的需求。在器件性能上，這種新型GaN基納米線晶體管在保證關(guān)態(tài)電流不衰減的前提下，表現(xiàn)出高的驅(qū)動電流。因此，能夠很好地應用于低功耗邏輯以及射頻領域。

以上，針對本發(fā)明的GaN基半導體器件及其制備方法的具體實施方式進行了詳細說明，但是本發(fā)明不限定于此。例如，部分步驟的順序可以調(diào)換，部分步驟可以省略。另外，各步驟的具體實施方式根據(jù)情況可以不同。此外，外延方法、刻蝕的方法、器件各部分的材料、厚度等參數(shù)均可根據(jù)實際情況進行選擇。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。