技術(shù)總結(jié)
本發(fā)明公開(kāi)一種面向四維集成的GaN基半導(dǎo)體器件及其制備方法。這種垂直堆棧集成的功率器件表現(xiàn)出高的驅(qū)動(dòng)電流，同時(shí)也滿(mǎn)足集成電路進(jìn)一步微縮化的需求。其制備步驟包括：在絕緣GaN襯底上形成多層AlGaN勢(shì)壘層/GaN層異質(zhì)結(jié)疊層；將多層AlGaN勢(shì)壘層/GaN層異質(zhì)結(jié)疊層分隔為源區(qū)和漏區(qū)；對(duì)多層AlGaN勢(shì)壘層/GaN層異質(zhì)結(jié)疊層進(jìn)行刻蝕，得到分別連接源區(qū)和漏區(qū)中對(duì)應(yīng)的GaN層并且相互隔離的多層GaN納米線溝道；在多層GaN納米線溝道上形成柵介質(zhì)層及金屬柵層；在金屬柵層上形成頂柵電極；分別在源區(qū)和漏區(qū)的頂層GaN層上形成源電極、漏電極。

技術(shù)研發(fā)人員：戴亞偉;陳琳;鄭亮;孫清清;張衛(wèi)
受保護(hù)的技術(shù)使用者：復(fù)旦大學(xué)
文檔號(hào)碼：201710139161
技術(shù)研發(fā)日：2017.03.09
技術(shù)公布日：2017.06.13