本申請一般涉及顯示技術領域，尤其涉及一種陣列基板和陣列基板的制作方法。

背景技術：

液晶顯示器是目前使用最廣泛的一種平板顯示器，可為各種電子設備如移動電話、個人數字助理(pda)、數字相機以及計算機等提供具有高分辨率彩色屏幕。其中，ffs(fringefieldswitching，邊緣場開關技術)模式的液晶顯示器以其觀看視角廣以及開口率高等特點受到廣大用戶的喜愛。

ffs模式的陣列基板一般可包括柵極、柵絕緣層、半導體層、源漏極、像素電極、公共電極和鈍化層。為了降低制作成本，ffs陣列基板的制作方法已經從最初的7mask(光刻掩膜版)技術發(fā)展為目前的4mask技術，4個掩膜版分別用于：形成圖案化的柵極和像素電極、形成圖案化的柵絕緣層/半導體層/源漏極、形成圖案化的鈍化層以及形成圖案化的公共電極。

在ffs陣列基板的制作過程中，發(fā)明人發(fā)現：現有的4mask技術雖然降低了生產成本，卻增加了公共電極與像素電極之間的絕緣層的數量，例如，至少可包括柵絕緣層和鈍化層等，從而使得公共電極與像素電極之間的橫向電場強度變弱。

技術實現要素：

鑒于現有技術中的上述缺陷或不足，期望提供一種陣列基板和陣列基板的制作方法，以期解決現有技術中存在的技術問題。

根據本申請的一個方面，提供了一種陣列基板，包括設置在襯底基板上的柵極、像素電極、柵絕緣層、半導體層、源極、漏極、鈍化層、公共電極和連接電極。其中，柵極包括第一透明電極和第一金屬電極，像素電極包括第三透明電極，第一金屬電極位于第一透明電極遠離襯底基板的一側，第一透明電極和第三透明電極位于同一層，柵絕緣層覆蓋柵極，柵極與像素電極彼此絕緣；鈍化層覆蓋源極、漏極和像素電極，公共電極位于鈍化層遠離襯底基板的一側，公共電極和像素電極在彼此交疊的區(qū)域與柵絕緣層不相交疊；連接電極與漏極和像素電極電連接。

根據本申請的另一方面還提供了一種陣列基板的制作方法，包括：在襯底基板上依次沉積第一透明導電層、第一金屬導電層和第一光刻膠層；使用第一掩膜版使第一透明導電層和第一金屬導電層形成柵極和像素電極；在柵極和像素電極上依次沉積第一絕緣層、本征非晶硅層、摻雜非晶硅層、第二金屬導電層和第二光刻膠層；使用第二掩膜版使第一絕緣層形成柵絕緣層，使本征非晶硅層和摻雜非晶硅層形成半導體層，使第二金屬導電層形成源極和漏極；在源極、漏極和像素電極上依次沉積第二絕緣層和第三光刻膠層；使用第三掩膜版使第二絕緣層形成鈍化層；在鈍化層上依次沉積第二透明導電層和第四光刻膠層；以及使用第四掩膜版使第二透明導電層形成公共電極和連接電極，公共電極和像素電極在彼此交疊的區(qū)域與柵絕緣層不相交疊，連接電極與漏極和像素電極電連接。

本申請?zhí)峁┑年嚵谢?，通過設置公共電極和像素電極在彼此交疊的區(qū)域與柵絕緣層不相交疊，從而減少了公共電極與像素電極之間的絕緣層數量，增強了公共電極與像素電極之間的橫向電場強度。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯：

圖1示出了本申請第一實施例的陣列基板的示意圖；

圖2a～圖2d示出了本申請第一實施例的陣列基板的制作工藝的俯視圖；

圖3a～圖3m示出了本申請第一實施例的陣列基板的制作工藝的截面圖；

圖4示出了本申請第二實施例的陣列基板的示意圖；

圖5a和圖5b示出了本申請第二實施例的陣列基板的部分制作工藝的俯視圖；

圖6a～圖6j示出了本申請第二實施例的陣列基板的部分制作工藝的截面圖；

圖7a示出了本申請第三實施例的陣列基板的俯視圖；

圖7b為圖7a沿線ef的截面圖；

圖8a和圖8b示出了本申請第三實施例的陣列基板的部分制作工藝的示意圖；

圖9a示出了本申請第四實施例的陣列基板的俯視圖；

圖9b為圖9a沿線gh的截面圖；

圖10a和圖10b示出了本申請第四實施例的陣列基板的部分制作工藝的示意圖；

圖11示出了本申請陣列基板的制作方法的一個實施例的示意性流程圖。

具體實施方式

下面結合附圖和實施例對本申請作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋相關發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與發(fā)明相關的部分。

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本申請。

圖1示出了本申請第一實施例的陣列基板的示意圖。

如圖1所示，陣列基板可包括設置在襯底基板101上的柵極111、像素電極112、柵絕緣層113、半導體層、源極116a、漏極116b、鈍化層117、公共電極118b和連接電極118a。

其中，柵極111可包括第一透明電極102a和第一金屬電極103a，第一金屬電極103a可位于第一透明電極102a遠離襯底基板101的一側；像素電極112可包括第三透明電極102b，第一透明電極102a和第三透明電極102b可位于同一層；柵極111與像素電極112可彼此絕緣。

半導體層可包括有源層114和歐姆接觸層115，有源層114可包括在源極116a和漏極116b之間的溝道區(qū)123。

柵絕緣層113可覆蓋柵極111，鈍化層117可覆蓋源極116a、漏極116b和像素電極112，公共電極118b可位于鈍化層117遠離襯底基板101的一側，公共電極118b和像素電極112在彼此交疊的區(qū)域可與柵絕緣層113不相交疊，連接電極118a可與漏極116b和像素電極112電連接。

本實施例中，由于公共電極和像素電極在彼此交疊的區(qū)域與柵絕緣層沒有交疊，公共電極和像素電極之間的絕緣層可僅包括鈍化層，使得公共電極和像素電極之間的間距(相當于形成兩電極之間的橫向電場的極板間距)變小，從而增強了公共電極與像素電極之間的橫向電場強度。

可選地，陣列基板還可包括掃描線和數據線。掃描線可包括第二透明電極和第二金屬電極，第二透明電極和第一透明電極可位于同一層，第二金屬電極和第一金屬電極可位于同一層，第二金屬電極可覆蓋與數據線交疊的第二透明電極的區(qū)域。

其中，掃描線可與柵極111彼此電連接，數據線可與源極116a彼此電連接。掃描線和數據線彼此絕緣交叉，形成包括多個像素的像素陣列。

可選地，鈍化層117可設置有暴露漏極116b的一部分的第一接觸孔k1和暴露像素電極112的一部分的第二接觸孔k2。這樣，連接電極118a可通過第一接觸孔k1與漏極116b電連接并可通過第二接觸孔k2與像素電極112電連接。

可選地，公共電極118b在像素區(qū)域可具有多個長條狀的開口118c。

通過設置多個長條狀的開口118c，公共電極118b和像素電極112在每個開口區(qū)域都可以形成橫向電場，從而使液晶分子在橫向電場的作用下，沿與陣列基板平行的方向旋轉，實現畫面顯示。

下面結合圖2a～圖2d以及圖3a～圖3m來描述制作本實施例的陣列基板的工藝流程。

圖2a～圖2d示出了本申請第一實施例的陣列基板的制作工藝的俯視圖，圖3a～圖3m示出了本申請第一實施例的陣列基板的制作工藝的截面圖。其中，圖3c、圖3h、圖3k和圖3m分別為圖2a～圖2d沿線ab的截面圖。

首先，在襯底基板101上依次沉積第一透明導電層、第一金屬導電層和第一光刻膠層，然后使用第一掩膜版使第一透明導電層和第一金屬導電層形成柵極111和像素電極112，如圖2a所示。

可選地，柵極111和像素電極112通過一次光刻形成。

由于像素電極112(即，第三透明電極102b)和柵極111的第一透明電極102a可位于同一層，可使用一個掩膜版通過一次光刻在形成柵極111的同時形成像素電極112。

下面結合圖3a～圖3c來描述柵極111和像素電極112的具體形成步驟。

在襯底基板101上依次沉積第一透明導電層102、第一金屬導電層103和第一光刻膠層151，然后使用第一掩膜版161對第一光刻膠層151進行曝光，如圖3a所示。

其中，第一金屬導電層103位于第一透明導電層102遠離襯底基板101的一側，第一掩膜版161具有光可完全通過的透光區(qū)161c和光不能通過的不透光區(qū)161a。

對曝光后的第一光刻膠層151進行顯影，被透光區(qū)161c覆蓋的光刻膠被去除，被不透光區(qū)161a覆蓋的光刻膠被保留，從而形成第一光刻膠圖案151a，如圖3b所示。

其中，第一光刻膠圖案151a覆蓋第一金屬導電層103在待形成柵極111的區(qū)域和待形成像素電極112的區(qū)域的部分。

通過刻蝕工藝去除第一金屬導電層103和第一透明導電層102中沒有被第一光刻膠圖案151a覆蓋的區(qū)域，第一金屬導電層103中被第一光刻膠圖案151a覆蓋的區(qū)域(例如，第一金屬電極103a和第三金屬電極103b)和第一透明導電層102中被第一光刻膠圖案151a覆蓋的區(qū)域(例如，第一透明電極102a和第三透明電極102b)被保留，刻蝕工藝完成之后剝離第一光刻膠圖案151a，如圖3c所示。

其中，第一透明電極102a和第一金屬電極103a形成柵極111，第三透明電極102b形成像素電極112。

在這里，像素電極112上覆蓋有第三金屬電極103b，第三金屬電極103b將在后續(xù)的工藝中被刻蝕。

此外，當陣列基板還包括掃描線121(如圖2a所示)時，第一光刻膠圖案151a還覆蓋第一金屬導電層103中待形成掃描線121的區(qū)域。這樣，第一金屬導電層103和第一透明導電層102中被第一光刻膠圖案151a覆蓋的區(qū)域也被保留，形成第二透明電極和第二金屬電極，進而形成掃描線121。

通過以上步驟，實現了只用一個掩膜版(例如，第一掩膜版161)完成陣列基板的柵極111和像素電極112的制作。

接下來，在柵極111和像素電極112上依次沉積第一絕緣層、本征非晶硅層、摻雜非晶硅層、第二金屬導電層和第二光刻膠層；然后使用第二掩膜版使第一絕緣層形成柵絕緣層113，使本征非晶硅層和摻雜非晶硅層形成半導體層，使第二金屬導電層形成源極116a和漏極116b，如圖2b所示。

可選地，柵絕緣層113、半導體層、源極116a和漏極116b通過一次光刻形成。

下面結合圖3d～圖3h來描述柵絕緣層113、半導體層、源極116a和漏極116b的具體形成步驟。

在柵極111和像素電極112(以及覆蓋在像素電極112上的第三金屬電極103b)上依次沉積第一絕緣層104、本征非晶硅層105、摻雜非晶硅層106、第二金屬導電層107和第二光刻膠層152，然后使用第二掩膜版162對第二光刻膠層152進行曝光，如圖3d所示。

由于柵絕緣層113、半導體層和源漏電極層的形成圖案不同，要通過一次光刻形成，需要第二掩膜版162能使第二光刻膠層152形成具有厚度差的光刻膠圖案。

可選地，第二掩膜版162為半色調掩膜版。

其中，第二掩膜版162具有光可完全通過的透光區(qū)162c、光可部分通過的半透光區(qū)162b和光不能通過的不透光區(qū)162a。這里，半透光區(qū)指的是光的透過率介于不透光區(qū)和透光區(qū)之間的區(qū)域。

對曝光后的第二光刻膠層152進行顯影，被透光區(qū)162c覆蓋的光刻膠被去除，被半透光區(qū)162b覆蓋的部分厚度的光刻膠被去除而形成具有第四厚度的第四光刻膠圖案152b，被不透光區(qū)162a覆蓋的光刻膠被保留而形成具有第三厚度的第三光刻膠圖案152a，如圖3e所示。

其中，第三光刻膠圖案152a覆蓋待形成源極116a的區(qū)域和待形成漏極116b的區(qū)域，第四光刻膠圖案152b覆蓋待形成溝道區(qū)123的區(qū)域，并且第三厚度大于第四厚度。

通過刻蝕工藝去除第二金屬導電層107、摻雜非晶硅層106和本征非晶硅層105中沒有被第三光刻膠圖案152a和第四光刻膠圖案152b覆蓋的區(qū)域，但保留第一絕緣層104，形成有源層114。此外，被第三光刻膠圖案152a和第四光刻膠圖案152b覆蓋的部分第二金屬導電層107’和部分摻雜非晶硅層106’也被保留，如圖3f所示。

通過灰化工藝去除第四光刻膠圖案152b而將待形成溝道區(qū)123的區(qū)域暴露，同時第三光刻膠圖案152a的厚度相應地減小而形成灰化后的第三光刻膠圖案152a’，如圖3g所示。

通過刻蝕工藝，首先去除部分第二金屬導電層107’中沒有被灰化后的第三光刻膠圖案152a’覆蓋的區(qū)域(從而形成源極116a和漏極116b)，然后去除部分摻雜非晶硅層106’中沒有被灰化后的第三光刻膠圖案152a’覆蓋的區(qū)域(從而形成歐姆接觸層115)并去除第一絕緣層104和第三金屬電極103b(即，第一金屬導電層)中沒有被灰化后的第三光刻膠圖案152a’覆蓋的區(qū)域(從而形成柵絕緣層113，并將像素電極112暴露出來)，有源層114在源極116a和漏極116b之間的區(qū)域形成溝道區(qū)123，刻蝕完成之后剝離灰化后的第三光刻膠圖案152a’，如圖3h所示。

需要注意的是，本實施例中，對部分摻雜非晶硅層106’和第一絕緣層104的刻蝕順序并不做限定，可以依次刻蝕，例如，先刻蝕部分摻雜非晶硅層106’后刻蝕第一絕緣層104或先刻蝕第一絕緣層104后刻蝕部分摻雜非晶硅層106’，也可以同時對兩層進行刻蝕。只要部分第二金屬導電層107’先于第一絕緣層104刻蝕即可，本領域的技術人員可以根據實際應用場景的需要進行設定。

通過上述工藝實現了將像素電極112上的各層(尤其是柵絕緣層113)去除，以便于在后續(xù)工藝中將鈍化層117直接形成在像素電極112上。

可以理解的是，為了減少公共電極118b和像素電極112之間絕緣層的數量(或厚度)，在待形成的公共電極118b和像素電極112彼此交疊的區(qū)域中的柵絕緣層113被刻蝕。

另外，當陣列基板還包括數據線122(如圖2b所示)時，第三光刻膠圖案152a還覆蓋待形成數據線122的區(qū)域。

此外，當陣列基板還包括掃描線121和數據線122時，由于數據線122與掃描線121絕緣交叉，第三光刻膠圖案152a可僅覆蓋掃描線121與數據線122交疊的區(qū)域，因此與數據線122不相交疊的第二金屬電極的區(qū)域在圖3f所示的刻蝕工藝中被去除。

通過以上步驟，實現了只用一個掩膜版(例如，第二掩膜版162)完成陣列基板的柵絕緣層113、半導體層、源極116a和漏極116b的制作。

可以理解的是，第二掩膜版162也可以是其他合適的掩膜版，例如，衍射掩膜版，雙色調掩膜版等，只要能使第二光刻膠層152形成具有厚度差的光刻膠圖案即可，本領域的技術人員可根據實際應用場景的需要來設置。

接下來，在源極116a、漏極116b和像素電極112上依次沉積第二絕緣層和第三光刻膠層，然后使用第三掩膜版使第二絕緣層形成鈍化層117，如圖2c所示。

下面結合圖3i～圖3k來描述鈍化層117的具體形成步驟。

在源極116a、漏極116b和像素電極112上依次沉積第二絕緣層108和第三光刻膠層153，然后使用第三掩膜版163對第三光刻膠層153進行曝光，如圖3i所示。

對曝光后的第三光刻膠層153進行顯影，形成第五光刻膠圖案153a，如圖3j所示。

通過刻蝕工藝去除第二絕緣層108中沒有被第五光刻膠圖案153a覆蓋的區(qū)域，形成鈍化層117，刻蝕完成之后剝離第五光刻膠圖案153a，如圖3k所示。

此外，在刻蝕第二絕緣層108時，還可形成暴露漏極116b的一部分的第一接觸孔k1和暴露像素電極112的一部分的第二接觸孔k2。

通過以上步驟，完成了鈍化層117的制作。

最后，在鈍化層117上依次沉積第二透明導電層和第四光刻膠層，然后使用第四掩膜版使第二透明導電層形成公共電極118b和連接電極118a，如圖2d所示。

下面結合圖3l～圖3m來描述公共電極118b和連接電極118a的具體形成步驟。

在鈍化層117上依次沉積第二透明導電層109和第四光刻膠層154，然后使用第四掩膜版164對第四光刻膠層154進行曝光，如圖3l所示。

對曝光后的第四光刻膠層154進行顯影，形成第六光刻膠圖案，然后通過刻蝕工藝去除第二透明導電層109中沒有被第六光刻膠圖案覆蓋的區(qū)域，形成公共電極118b和連接電極118a，刻蝕完成之后剝離第六光刻膠圖案，如圖3m所示。

其中，連接電極118a可與漏極116b和像素電極112電連接，例如，連接電極118a可通過第一接觸孔k1與漏極116b電連接并可通過第二接觸孔k2與像素電極112電連接。

由此，完成了本申請第一實施例的陣列基板的制作。從上述步驟可知，整個工藝僅需要4個掩膜版(其中可包括一個能形成具有厚度差的光刻膠圖案的掩膜版，例如，半色調掩膜版)，也就是說，在不增加掩膜版數量的情況下，減少了公共電極118b與像素電極112之間絕緣層的數量(例如，可僅包括鈍化層117)，從而增強了公共電極118b與像素電極112之間的橫向電場強度。

可選地，第一透明導電層可由透明金屬氧化物半導體摻雜離子而形成。

對于透明金屬氧化物半導體，可通過增加氧化物中正離子的濃度或者降低氧離子的濃度，提高電導率，使其達到導體的性能。通?？刹捎秒x子注入的方式，例如，注入金屬離子或氫離子等。

此外，適當增加膜厚可進一步提高第一透明導電層的電導率。

可選地，第一透明導電層的厚度可大于500nm。

繼續(xù)參考圖4，示出了本申請第二實施例的陣列基板的示意圖。

與圖1所示的實施例類似，本實施例中，陣列基板同樣可包括設置在襯底基板201上的柵極211、掃描線221、像素電極212、柵絕緣層213、有源層214、歐姆接觸層215、源極216a、漏極216b、數據線222、鈍化層217、公共電極218b和連接電極218a。

柵極211同樣可包括第一透明電極202a和第一金屬電極203a，像素電極212同樣可包括第三透明電極202c，掃描線221同樣可包括第二透明電極202b和第二金屬電極203b，第二金屬電極203b同樣可覆蓋與數據線222交疊的第二透明電極202b的區(qū)域。

與圖1所示的實施例不同的是，本實施例中，對掃描線221進行進一步的限定。如圖4所示，第二金屬電極203b還可覆蓋與數據線222不相交疊的第二透明電極202b的區(qū)域，即第二金屬電極203b可完全覆蓋第二透明電極202b。

本實施例中，通過將第二金屬電極設置為完全覆蓋第二透明電極，在增強公共電極和像素電極之間橫向電場強度的同時，還提高了掃描線的驅動能力(相對于透明電極，金屬電極具有更高的電導率)，在顯示期間可獲得更穩(wěn)定的掃描信號。

可選地，像素電極212還包括第三金屬電極203c，第三金屬電極203c和第一金屬電極203a位于同一層，第三金屬電極203c與連接電極218a電連接且與公共電極218b不相交疊。

通過在第三透明電極202c上設置第三金屬電極203c(一般為塊狀)，減小了漏極216b和像素電極212之間的連接電阻，使施加到像素電極212上的信號電壓更穩(wěn)定。

下面結合圖5a～圖5b以及圖6a～圖6j來描述制作本實施例的陣列基板的工藝流程。

圖5a～圖5b示出了本申請第二實施例的陣列基板的部分制作工藝的俯視圖，圖6a～圖6j示出了本申請第二實施例的陣列基板的部分制作工藝的截面圖。其中，圖6e和圖6j分別為圖5a和圖5b沿線cd的截面圖。

首先，在襯底基板201上依次沉積第一透明導電層、第一金屬導電層和第一光刻膠層，然后使用第一掩膜版使第一透明導電層和第一金屬導電層形成柵極211、掃描線221和像素電極212，如圖5a所示。

在圖2a所示的工藝中，像素電極112上的第一金屬導電層(即，第三金屬電極103b)在第二次光刻工藝中被刻蝕；而在圖5a所示的工藝中，為了保留掃描線221上的第二金屬電極203b，需要在第一次光刻工藝中，對像素電極212上的第一金屬導電層進行刻蝕，因此第一掩膜版為能使第一光刻膠層形成具有厚度差的光刻膠圖案的掩膜版，例如，半色調掩膜版。

下面結合圖6a～圖6e來描述柵極211、掃描線221和像素電極212的具體形成步驟。

在襯底基板201上依次沉積第一透明導電層202、第一金屬導電層203和第一光刻膠層251，然后使用第一掩膜版261對第一光刻膠層251進行曝光，如圖6a所示。其中，第一掩膜版261具有透光區(qū)261c、半透光區(qū)261b和不透光區(qū)261a。

對曝光后的第一光刻膠層251進行顯影，被透光區(qū)261c覆蓋的光刻膠被去除，被半透光區(qū)261b覆蓋的部分厚度的光刻膠被去除而形成具有第二厚度的第二光刻膠圖案251b，被不透光區(qū)261a覆蓋的光刻膠被保留而形成具有第一厚度的第一光刻膠圖案251a，如圖6b所示。

其中，第一光刻膠圖案251a覆蓋待形成柵極211的區(qū)域和待形成掃描線221的區(qū)域，第二光刻膠圖案251b覆蓋待形成像素電極212的區(qū)域中沒有被第一光刻膠圖案251a覆蓋的部分，第一厚度大于第二厚度。

當像素電極212還包括第三金屬電極203c時，第一光刻膠圖案251a還覆蓋第一金屬導電層203中待形成第三金屬電極203c的區(qū)域。

通過刻蝕工藝去除第一金屬導電層203和第一透明導電層202中沒有被第一光刻膠圖案251a和第二光刻膠圖案251b覆蓋的區(qū)域，第一金屬導電層203中被第一光刻膠圖案251a和第二光刻膠圖案251b覆蓋的區(qū)域(例如，第一金屬電極203a、第二金屬電極203b和部分第一金屬導電層203’)和第一透明導電層202中被第一光刻膠圖案251a和第二光刻膠圖案251b覆蓋的區(qū)域(例如，第一透明電極202a、第二透明電極202b和第三透明電極202c)被保留，如圖6c所示。其中，第一金屬電極203a和第一透明電極202a形成柵極211，第二金屬電極203b和第二透明電極202b形成掃描線221。

通過灰化工藝去除第二光刻膠圖案251b而將部分第一金屬導電層203’中待刻蝕的部分暴露，同時第一光刻膠圖案251a的厚度相應地減小而形成灰化后的第一光刻膠圖案251a’，如圖6d所示。

通過刻蝕工藝去除部分第一金屬導電層203’沒有被灰化后的第一光刻膠圖案251a’覆蓋的區(qū)域，刻蝕完成之后剝離灰化后的第一光刻膠圖案251a’，如圖6e所示。

當第一光刻膠圖案251a’還覆蓋部分第一金屬導電層203’的一部分時，部分第一金屬導電層203’被刻蝕之后可形成第三金屬電極203c，第三透明電極202c和第三金屬電極203c形成像素電極212。當第一光刻膠圖案251a’未覆蓋部分第一金屬導電層203’時，部分第一金屬導電層203’可全部被刻蝕，第三透明電極202c形成像素電極212。

接下來，在柵極211、掃描線221和像素電極212上依次沉積第一絕緣層、本征非晶硅層、摻雜非晶硅層、第二金屬導電層和第二光刻膠層，然后使用第二掩膜版使第一絕緣層形成柵絕緣層213，使本征非晶硅層和摻雜非晶硅層形成半導體層，使第二金屬導電層形成源極216a、漏極216b和數據線222，如圖5b所示。

與圖2b所示的工藝不同的是，由于要保留掃描線221上的第二金屬電極203b，需要在刻蝕第二金屬導電層之前保留第一絕緣層以避免第二金屬電極203b被刻蝕，源極216a和漏極216b形成之后再刻蝕第一絕緣層。

下面結合圖6f～圖6j來描述柵絕緣層213、半導體層、源極216a、漏極216b和數據線222的具體形成步驟。

在柵極211、掃描線221和像素電極212上依次沉積第一絕緣層204、本征非晶硅層205、摻雜非晶硅層206、第二金屬導電層207和第二光刻膠層252，然后使用第二掩膜版262對第二光刻膠層252進行曝光，如圖6f所示。其中第二掩膜版262具有透光區(qū)262c、半透光區(qū)262b和不透光區(qū)262a。

對曝光后的第二光刻膠層252進行顯影，被透光區(qū)262c覆蓋的光刻膠被去除，被半透光區(qū)262b覆蓋的部分厚度的光刻膠被去除而形成具有第四厚度的第四光刻膠圖案252b，被不透光區(qū)262a覆蓋的光刻膠被保留而形成具有第三厚度的第三光刻膠圖案252a，如圖6g所示。

其中，第三光刻膠圖案252a覆蓋待形成源極216a的區(qū)域、待形成漏極216b的區(qū)域和待形成數據線222的區(qū)域，第四光刻膠圖案252b覆蓋待形成溝道區(qū)的區(qū)域，并且第三厚度大于第四厚度。

通過刻蝕工藝去除第二金屬導電層207、摻雜非晶硅層206和本征非晶硅層205中沒有被第三光刻膠圖案252a和第四光刻膠圖案252b覆蓋的區(qū)域，但保留第一絕緣層204，形成數據線222和有源層214。此外，被第三光刻膠圖案252a和第四光刻膠圖案252b覆蓋的部分第二金屬導電層207’、部分摻雜非晶硅層206’也被保留，如圖6h所示。

通過灰化工藝去除第四光刻膠圖案252b而將待形成溝道區(qū)的區(qū)域暴露，同時第三光刻膠圖案252a的厚度相應地減小而形成灰化后的第三光刻膠圖案252a’，如圖6i所示。

通過刻蝕工藝，首先去除部分第二金屬導電層207’中沒有被灰化后的第三光刻膠圖案252a’覆蓋的區(qū)域(從而形成源極216a和漏極216b)，然后去除部分摻雜非晶硅層206’中沒有被灰化后的第三光刻膠圖案252a’覆蓋的區(qū)域(從而形成歐姆接觸層215)并去除第一絕緣層204中沒有被灰化后的第三光刻膠圖案252a’覆蓋的區(qū)域(從而形成柵絕緣層213)，有源層214在源極216a和漏極216b之間的區(qū)域形成溝道區(qū)，刻蝕完成之后剝離灰化后的第三光刻膠圖案252a’，如圖6j所示。

需要注意的是，本實施例中，對部分摻雜非晶硅層206’和第一絕緣層204的刻蝕順序并不做限定，可以依次刻蝕，例如，先刻蝕部分摻雜非晶硅層206’后刻蝕第一絕緣層204或先刻蝕第一絕緣層204后刻蝕部分摻雜非晶硅層206’，也可以同時對兩層進行刻蝕。只要部分第二金屬導電層207’先于第一絕緣層204刻蝕即可，本領域的技術人員可以根據實際應用場景的需要進行設定。

使用第三掩膜版形成鈍化層217以及使用第四掩膜版形成公共電極218b和連接電極218a的具體步驟可以參考第一實施例中對應部分的描述，在此不作贅述。

從上述步驟可知，制作本申請第二實施例的陣列基板的整個工藝僅需要4個掩膜版(其中包括兩個能形成具有厚度差的光刻膠圖案的掩膜版，例如，半色調掩膜版)，即，在不增加掩膜版數量的情況下，不僅增強了公共電極218b與像素電極212之間的橫向電場強度，還提高了掃描線221的驅動能力。

繼續(xù)參考圖7a和圖7b，圖7a示出了本申請第三實施例的陣列基板的俯視圖，圖7b為圖7a沿線ef的截面圖。

與圖1所示的實施例類似，本實施例中，陣列基板同樣可包括設置在襯底基板301上的柵極311、掃描線321、像素電極312、柵絕緣層313、有源層314、歐姆接觸層315、源極316a、漏極316b、數據線322、鈍化層317、公共電極318b和連接電極318a。

柵極311同樣可包括第一透明電極302a和第一金屬電極303a，像素電極312同樣可包括第三透明電極302b。

與圖1所示的實施例不同的是，如圖7a和圖7b所示，本實施例中，陣列基板還可包括公共電極線324，公共電極線324可包括第四透明電極302c和第四金屬電極303c。其中，第四透明電極302c和第一透明電極302a位于同一層，第四金屬電極303c和第一金屬電極303a位于同一層，第四金屬電極303c覆蓋與數據線322交疊的第四透明電極302c的區(qū)域；公共電極線324與公共電極318b電連接。

本實施例中，公共電極和像素電極之間可僅包括鈍化層，使得公共電極和像素電極之間的間距變小，從而增強了公共電極與像素電極之間的橫向電場強度。

此外，由于公共電極線324與公共電極318b電連接，公共電極線324與像素電極312之間產生的橫向電場可疊加到公共電極318b與像素電極312之間的橫向電場上，從而進一步增強了公共電極318b與像素電極312之間的橫向電場強度。另外，當公共電極318b呈離散分布時(例如，當各像素之間的公共電極彼此分離時)，還可通過公共電極線324向公共電極318b提供公共電壓信號。

可選地，公共電極線通過設置在鈍化層上的第三接觸孔與公共電極電連接。

如圖7b中所示，鈍化層317上設置有第三接觸孔k3，以暴露公共電極線324的一部分。公共電極線324通過第三接觸孔k3與公共電極318b電連接，為了增大公共電極線324與公共電極318b的接觸面積，第三接觸孔k3可在公共電極線324的延伸方向上被設置為與公共電極線324的形狀相似的條形。這樣，當通過公共電極線324向公共電極318b提供公共電壓信號時，可減小接觸電阻(公共電極線324與公共電極318b在第三接觸孔k3處的電阻)帶來的信號損耗。

下面結合圖8a和圖8b來描述制作本實施例的陣列基板的工藝流程。

首先，在第一次光刻工藝中，第一光刻膠圖案不僅覆蓋待形成柵極311的區(qū)域和待形成像素電極312的區(qū)域，還覆蓋待形成公共電極線324的區(qū)域，這樣在形成第一金屬電極303a、第一透明電極302a、第三金屬電極303b、第三透明電極302b的同時，還形成了第四金屬電極303c和第四透明電極302c，如圖8a所示。

其次，在第二次光刻工藝中，由于待形成的數據線322與待形成的公共電極線324絕緣交叉，因此，第四金屬電極303c在交叉區(qū)域的部分沒有被刻蝕。這樣，第四金屬電極303c未被刻蝕的部分和第四透明電極302c形成公共電極線324，如圖8b所示。

第三次光刻工藝和第四次光刻工藝與第一實施例的相同，在此不作贅述。

從上述步驟可知，制作本申請第三實施例的陣列基板的整個工藝同樣僅需4個掩膜版(其中可僅包括一個能形成具有厚度差的光刻膠圖案的掩膜版，例如半色調掩膜版)，即，在不增加制作成本的情況下，不僅增強了電場強度，還實現了通過公共電極線提供公共電壓信號，并且由于公共電極線與公共電極之間的接觸孔僅貫穿了一層絕緣膜(鈍化層)，使公共電極線和公共電極之間的連接更加穩(wěn)定。

繼續(xù)參考圖9a和圖9b，圖9a示出了本申請第四實施例的陣列基板的俯視圖，圖9b為圖9a沿線gh的截面圖。

與圖7a和圖7b所示的實施例類似，本實施例中，陣列基板同樣可包括設置在襯底基板401上的柵極411、掃描線421、像素電極412、柵絕緣層413、有源層414、歐姆接觸層415、源極416a、漏極416b、數據線422、鈍化層417、公共電極418b、連接電極418a和公共電極線424。

柵極411同樣可包括第一透明電極402a和第一金屬電極403a，像素電極同樣可包括第三透明電極402b，掃描線421同樣可包括第二透明電極和第二金屬電極(其中，第二金屬電極覆蓋與數據線交疊的第二透明電極的區(qū)域)，公共電極線424同樣可包括第四透明電極402c和第四金屬電極403c。

與圖7a和圖7b所示的實施例不同的是，本實施例進一步對公共電極線424進行了限定。如圖9a和圖9b所示，第四金屬電極403c還覆蓋與數據線422不相交疊的第四透明電極402c的區(qū)域，也就是說，第四金屬電極403c完全覆蓋第四透明電極402c。

本實施例中，通過保留公共電極線在像素區(qū)域的第四金屬電極，使得第四金屬電極完全覆蓋第四透明電極，由于第四金屬電極具有比第四透明電極更高的電導率，從而使得本實施例的陣列基板在第三實施例的基礎上，進一步優(yōu)化了公共電極與公共電極線之間的連接。

可選地，像素電極412還包括第三金屬電極403b，第三金屬電極403b和第一金屬電極403a位于同一層，第三金屬電極403b與連接電極418a電連接且與公共電極418b不相交疊。

通過在第三透明電極402b上設置第三金屬電極403b(一般為塊狀)，減小了漏極416b和像素電極412之間的連接電阻，使施加到像素電極412上的信號電壓更穩(wěn)定。

可選地，第二金屬電極還覆蓋與數據線422不相交疊的第二透明電極的區(qū)域。

通過將第二金屬電極設置為完全覆蓋第二透明電極，提高了掃描線的驅動能力(相對于透明電極，金屬電極具有更高的電導率)，在顯示期間可獲得更穩(wěn)定的掃描信號。

下面結合圖10a和圖10b來描述制作本實施例的陣列基板的工藝流程。

首先，在第一次光刻工藝中，第一掩膜版為能夠形成具有厚度差的光刻膠圖案的掩膜版，例如，半色調掩膜版。這樣，第一光刻膠圖案不僅覆蓋待形成柵極411和待形成掃描線421的區(qū)域，還覆蓋待形成公共電壓線424的區(qū)域，第二光刻膠圖案覆蓋待形成像素電極412的未被第一光刻膠圖案覆蓋的區(qū)域，從而在形成柵極411(第一金屬電極403a和第一透明電極402a)、掃描線421和像素電極412(第三透明電極402b)的同時，形成公共電壓線424(第四金屬電極403c和第四透明電極402c)，如圖10a所示。

此外，當像素電極412包括第三金屬電極403b時，第一光刻膠圖案還可覆蓋待保留的第三金屬電極403b的區(qū)域。

此外，當第二金屬電極完全覆蓋第二透明電極時，第一光刻膠圖案還可覆蓋待形成掃描線421的區(qū)域。

其次，在第二次光刻工藝中，由于要保留公共電極線424上的第四金屬電極403c，需要在刻蝕第二金屬電極層之前保留第一絕緣層以避免第四金屬電極403c被刻蝕，源極416a和漏極416b形成之后再刻蝕第一絕緣層以形成柵絕緣層413并暴露像素電極412，如圖10b所示。

第三次光刻工藝和第四次光刻工藝與第一實施例的相同，在此不作贅述。

從上述步驟可知，制作本申請第四實施例的陣列基板的整個工藝同樣僅需4個掩膜版(其中可僅包括兩個能形成具有厚度差的光刻膠圖案的掩膜版，例如半色調掩膜版)，即，在不增加制作成本的情況下，在第三實施例的基礎上，進一步優(yōu)化了公共電極與公共電極線之間的連接。

此外，本申請還公開一種陣列基板的制作方法，用于制作包括上述各實施例的陣列基板。

圖11示出了本申請陣列基板的制作方法的一個實施例的示意性流程圖。

本實施例中，陣列基板的制作方法包括如下步驟：

步驟610，在襯底基板上依次沉積第一透明導電層、第一金屬導電層和第一光刻膠層。

可選地，第一透明導電層由透明金屬氧化物半導體摻雜離子而形成。例如，向透明金屬氧化物半導體注入金屬離子或氫離子等，以提高第一透明導電層的電導率。

可選地，第一透明導電層的厚度可大于500nm。

步驟620，使用第一掩膜版使第一透明導電層和第一金屬導電層形成柵極和像素電極。

可選地，第一掩膜版可以不是能形成具有厚度差的光刻膠圖案的掩膜版，步驟620可包括如下工藝：使用第一掩膜版通過光刻工藝使第一光刻膠層形成第一光刻膠圖案，第一光刻膠圖案覆蓋第一金屬導電層在待形成柵極的區(qū)域和待形成像素電極的區(qū)域的部分；通過刻蝕工藝去除第一金屬導電層和第一透明導電層中沒有被第一光刻膠圖案覆蓋的區(qū)域；以及去除第一光刻膠圖案。

可選地，第一掩膜版可以是能形成具有厚度差的光刻膠圖案的掩膜版，步驟620可包括如下工藝：使用第一掩膜版通過光刻工藝使第一光刻膠層形成具有第一厚度的第一光刻膠圖案和具有第二厚度的第二光刻膠圖案，第一光刻膠圖案覆蓋第一金屬導電層中待形成柵極的區(qū)域，第二光刻膠圖案覆蓋第一金屬導電層在待形成像素電極的區(qū)域中沒有被第一光刻膠圖案覆蓋的部分，第一厚度大于第二厚度；通過刻蝕工藝去除第一金屬導電層和第一透明導電層中沒有被第一光刻膠圖案和第二光刻膠圖案覆蓋的區(qū)域；通過灰化工藝使第一光刻膠圖案變薄并去除第二光刻膠圖案；通過刻蝕工藝去除第一金屬導電層中沒有被灰化后的第一光刻膠圖案覆蓋的區(qū)域；以及去除灰化后的第一光刻膠圖案。

可選地，第一掩膜版可以是能形成具有厚度差的光刻膠圖案的掩膜版，第一光刻膠圖案還覆蓋第一金屬導電層在待形成像素電極的區(qū)域中與待形成的公共電極不相交疊的區(qū)域。

可選地，第一掩膜版可以是能形成具有厚度差的光刻膠圖案的掩膜版，第一光刻膠圖案還覆蓋第一金屬導電層中待形成掃描線的區(qū)域。

可選地，在形成柵極和像素電極的同時，還形成公共電極線；公共電極與公共電極線電連接，第一光刻膠圖案還覆蓋第一金屬導電層中待形成公共電極線的區(qū)域。

步驟630，在柵極和像素電極上依次沉積第一絕緣層、本征非晶硅層、摻雜非晶硅層、第二金屬導電層和第二光刻膠層。

步驟640，使用第二掩膜版使第一絕緣層形成柵絕緣層，使本征非晶硅層和摻雜非晶硅層形成半導體層，使第二金屬導電層形成源極和漏極。

可選地，第一掩膜版可以不是能形成具有厚度差的光刻膠圖案的掩膜版，步驟640可包括如下工藝：使用第二掩膜版通過光刻工藝使第二光刻膠層形成具有第三厚度的第三光刻膠圖案和具有第四厚度的第四光刻膠圖案，第三光刻膠圖案覆蓋第二金屬導電層中待形成源極和漏極的區(qū)域，第四光刻膠圖案覆蓋第二金屬導電層在待形成溝道區(qū)的區(qū)域的部分，第三厚度大于第四厚度；通過刻蝕工藝去除第二金屬導電層、摻雜非晶硅層和本征非晶硅層中沒有被第三光刻膠圖案和第四光刻膠圖案覆蓋的區(qū)域；通過灰化工藝使第三光刻膠圖案變薄并去除第四光刻膠圖案；通過刻蝕工藝去除第二金屬導電層、摻雜非晶硅層、所述第一絕緣層和所述第一金屬導電層中沒有被灰化后的第三光刻膠圖案覆蓋的區(qū)域；以及去除灰化后的第三光刻膠圖案。

可選地，第一掩膜版可以是能形成具有厚度差的光刻膠圖案的掩膜版，步驟640可包括如下工藝：使用第二掩膜版通過光刻工藝使第二光刻膠層形成具有第三厚度的第三光刻膠圖案和具有第四厚度的第四光刻膠圖案，第三光刻膠圖案覆蓋第二金屬導電層中待形成源極和漏極的區(qū)域，第四光刻膠圖案覆蓋第二金屬導電層在待形成溝道區(qū)的區(qū)域的部分，第三厚度大于第四厚度；通過刻蝕工藝去除第二金屬導電層、摻雜非晶硅層和本征非晶硅層中沒有被第三光刻膠圖案和第四光刻膠圖案覆蓋的區(qū)域；通過灰化工藝使第三光刻膠圖案變薄并去除第四光刻膠圖案；通過刻蝕工藝去除第二金屬導電層、摻雜非晶硅層和第一絕緣層中沒有被灰化后的第三光刻膠圖案覆蓋的區(qū)域；以及去除灰化后的第三光刻膠圖案。

步驟650，在源極、漏極和像素電極上依次沉積第二絕緣層和第三光刻膠層。

步驟660，使用第三掩膜版使第二絕緣層形成鈍化層。

可選地，當形成有公共電極線時，鈍化層設置有暴露公共電極線的一部分的第三接觸孔，公共電極通過第三接觸孔與公共電極線電連接，第三接觸孔在公共電極線的延伸方向上呈條形。

可選地，鈍化層設置有暴露漏極的一部分的第一接觸孔和暴露像素電極的一部分的第二接觸孔，連接電極通過第一接觸孔與漏極電連接并通過第二接觸孔與像素電極電連接。

步驟670，在鈍化層上依次沉積第二透明導電層和第四光刻膠層。

步驟680，使用第四掩膜版使第二透明導電層形成公共電極和連接電極。其中，公共電極和像素電極在彼此交疊的區(qū)域與柵絕緣層不相交疊，連接電極與漏極和像素電極電連接。

可選地，公共電極在像素區(qū)域具有多個長條狀的開口。

本領域技術人員可以明白，在陣列基板的制作工藝中，除了本實施例公開的各工藝步驟之外，還包括其它的一些公知的工藝步驟(例如，形成襯底基板的工藝等)。為了不模糊本實施例的核心工藝步驟，在描述本實施例的陣列基板的制作方法時，略去了對這些公知的工藝步驟的描述。

以上描述僅為本申請的較佳實施例以及對所運用技術原理的說明。本領域技術人員應當理解，本申請中所涉及的發(fā)明范圍，并不限于上述技術特征的特定組合而成的技術方案，同時也應涵蓋在不脫離所述發(fā)明構思的情況下，由上述技術特征或其等同特征進行任意組合而形成的其它技術方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術特征進行互相替換而形成的技術方案。