本發(fā)明屬于半導體照明領域，涉及一種led芯片結構及其制造方法，特別是涉及一種高壓倒裝led芯片結構及其制造方法。

背景技術：

發(fā)光二極管(lightemittingdiode，簡稱led)是一種半導體固態(tài)發(fā)光器件，利用半導體p-n結電致發(fā)光原理制成。led器件具有開啟電壓低、體積小、響應快、穩(wěn)定性好、壽命長、無污染等良好光電性能，因此在室外室內照明、背光、顯示、交通指示等領域具有越來越廣泛的應用。

led芯片結構有三種類型，分別為水平結構(正裝芯片)、垂直結構(垂直結構芯片)和倒裝結構(倒裝芯片)；倒裝結構即芯片p、n電極在gan的同側，量子阱發(fā)出的光主要通過透明藍寶石面逸出，沒有正裝芯片和垂直芯片電極和封裝打金線遮光的問題，電流通過反射層金屬直接注入，電流分布均勻，電壓低亮度高，適用于大功率和大電流密度的芯片使用，倒裝芯片產品具有免打線、低電壓、高光效、低熱阻、高可靠性、高飽和電流密度等優(yōu)點，逐漸成為市場重點開發(fā)方向。

現有技術中，通常采用干法刻蝕方法刻蝕gan外延層形成溝槽隔離區(qū)3，利用該溝槽隔離區(qū)3來對芯片隔離，形成的led芯片結構如附圖1所示。這種形成溝槽隔離區(qū)來隔離相鄰芯片單元的方法，具有如下問題：

1、隔離溝槽區(qū)的gan外延層刻蝕不干凈會造成漏電；

2、長時間的干法刻蝕對gan外延層側壁有損傷，影響芯片性能；

3、在進行芯片單元間的金屬連接時，溝槽連接處可能發(fā)生金屬斷裂，導致芯片接觸不良；

4、倒裝芯片封裝時錫膏有可能滲進隔離溝槽區(qū)，導致芯片n焊盤和p焊盤直接導通，封裝器件直接失效，另外，滲進隔離溝槽區(qū)的錫膏有可能進一步通過側壁滲進單顆芯片，造成漏電；

5、深刻蝕溝槽寬度太寬損失發(fā)光面積。

針對上述問題，本發(fā)明提供一種新的高壓倒裝led芯片結構及其制造方法是本領域技術人員需要解決的課題。

技術實現要素：

鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種高壓倒裝led芯片結構及其制造方法，用于解決現有技術中用深刻溝槽作為隔離區(qū)，容易發(fā)生溝槽連接處金屬斷裂、芯片單元間漏電以及溝槽寬度太寬引起的發(fā)光面積減少等的問題。

為實現上述目的及其他相關目的，本發(fā)明提供一種高壓倒裝led芯片的制造方法，所述制造方法至少包括：

1)提供表面沉積有gan外延層的生長襯底，所述gan外延層包括n型gan層、生長在所述n型gan層表面的多量子阱層以及生長在所述多量子阱層表面的p型gan層；

2)在所述gan外延層中進行離子注入形成多個表面平坦的隔離區(qū)，從而使所述gan外延層形成多個相互獨立的芯片單元；

3)刻蝕所述gan外延層，形成暴露所述n型gan層的開口；

4)在所述p型gan層表面形成金屬反射層，在所述金屬反射層上覆蓋阻擋層；

5)在所述步驟4)獲得的結構表面覆蓋第一絕緣層，在所述開口中第一絕緣層表面開孔，暴露出所述n型gan層，同時在所述第一絕緣層表面開孔，形成暴露所述阻擋層的互連窗口，以引出所述p型gan層的電性；

6)在所述第一絕緣層表面、開口以及互連窗口中制備金屬連接層，以使相鄰芯片單元的p型gan層與n型gan層相連，形成串聯結構；

7)在所述第一絕緣層和金屬連接層表面覆蓋第二絕緣層，并且在芯片單元表面的第二絕緣層上分別形成n電極接觸孔和p電極接觸孔；

8)在所述n電極接觸孔中和第二絕緣層表面制備n電極焊盤，在所述p電極接觸孔中和第二絕緣層表面制備p電極焊盤，所述n電極焊盤和p電極焊盤覆蓋至少一個所述隔離區(qū)。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，離子注入形成的所述隔離區(qū)的寬度范圍為1～20μm。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，離子注入形成的所述隔離區(qū)的寬度范圍為5～10μm。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，所述離子注入的元素選自p、he、ar、n、o、h或fe中的一種或多種的組合。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，所述離子注入的濃度范圍為1.0×10¹¹cm^-2～1.0×10¹⁶cm^-2。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，所述步驟4)中，形成所述金屬反射層之前，于所述p型gan層表面先形成透明電極層。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，所述阻擋層為金屬阻擋層，包括cr、al、tiw、pt、ti、au、ni中的一種或幾種的組合。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，所述金屬反射層為ni、al、ti、pt或者au中的一種或多種的組合。

作為本發(fā)明高壓倒裝led芯片的制造方法的一種優(yōu)化的方案，所述第一絕緣層和第二絕緣層材料為氮化硅或二氧化硅。

本發(fā)明還提供一種高壓倒裝led芯片結構，利用上述制備方法所制備形成，所述芯片結構包括：生長襯底、gan外延層、隔離區(qū)、金屬反射層、阻擋層、第一絕緣層、金屬連接層、第二絕緣層、p電極焊盤以及n電極焊盤；

所述gan外延層沉積在所述生長襯底表面，所述gan外延層包括n型gan層、生長在所述n型gan層表面的多量子阱層以及生長在所述多量子阱層表面的p型gan層；

所述隔離區(qū)離子注入形成于所述gan外延層中；

所述gan外延層中形成有暴露所述n型gan層的開口；

所述金屬反射層形成于所述p型gan層表面；

所述阻擋層覆蓋于所述金屬反射層表面；

所述第一絕緣層覆蓋于所述gan外延層及阻擋層的表面，并且在所述第一絕緣層中形成于暴露所述n型gan層的開口以及暴露所述阻擋層的互連窗口；

所述金屬連接層形成于所述第一絕緣層表面、開口以及互連窗口中，使相鄰芯片單元的p型gan層與n型gan層相連，形成串聯結構；

所述第二絕緣層覆蓋于所述第一絕緣層和金屬連接層表面，并且在芯片單元表面的第二絕緣層上分別形成n電極接觸孔和p電極接觸孔；

所述n電極焊盤制備在所述n電極接觸孔中和第二絕緣層表面，所述p電極焊盤制備在所述p電極接觸孔中和第二絕緣層表面，所述n電極焊盤和p電極焊盤覆蓋至少一個所述隔離區(qū)。

作為本發(fā)明高壓倒裝led芯片結構的一種優(yōu)化的方案，所述p型gan層和金屬反射層之間還包括透明電極層。

如上所述，本發(fā)明的高壓倒裝led芯片結構及其制造方法，具有以下有益效果：

1、與深刻蝕形成的隔離槽相比，本發(fā)明的離子注入形成的隔離區(qū)可以大大降低因刻蝕造成的發(fā)光二極管的發(fā)光面積的損失，刻蝕的寬度一般在20um以上，寬度太寬，而離子注入形成的隔離區(qū)寬度可以根據實際設計需求，調整在合適的范圍內。

2、采用本發(fā)明的隔離區(qū)，由于隔離區(qū)表面非常平坦，芯片之間的橋接可以更加平緩，更易于芯片之間的橋接。

3、本發(fā)明的芯片隔離區(qū)與其它區(qū)域高度差小，隔離區(qū)絕緣效果好，芯片封裝時良率高，降低封裝工藝難度，與封裝支架的兼容性更強。

4、與在深刻蝕溝槽中填滿氧化硅作為芯片隔離相比，利用本發(fā)明離子注入形成的隔離區(qū)，其芯片的vf4(1ua下電壓)更好。

附圖說明

圖1為現有技術中高壓倒裝led芯片結構示意圖。

圖2～圖10為本發(fā)明高壓倒裝led芯片制造方法的結構流程圖。

元件標號說明

1生長襯底

2gan外延層

21n型gan層

22多量子阱層和p型gan層

3隔離區(qū)

4開口

5金屬反射層

6阻擋層

7第一絕緣層

8互連窗口

9金屬連接層

10第二絕緣層

11n電極接觸孔

12p電極接觸孔

13n電極焊盤

14p電極焊盤

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。

請參閱附圖。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。

本發(fā)明提供一種高壓倒裝led芯片的制造方法，所述制造方法至少包括以下步驟：

首先執(zhí)行步驟1)，如圖2所示，提供表面沉積有gan外延層2的生長襯底1，所述gan外延層2包括n型gan層21、生長在所述n型gan層表面的多量子阱層以及生長在所述多量子阱層表面的p型gan層22。

在步驟1)中，所述生長襯底1可以是藍寶石襯底等低導熱率襯底，當然，根據工藝需要，也可以是其他適合制作led芯片的襯底，例如尖晶石(mgal2o4)、sic、zns、zno或gaas襯底等等，在此不限。本實施例中所述生長襯底1優(yōu)選為藍寶石襯底。

沉積所述n型gan層21、多量子阱層及p型gan層22的工藝是常規(guī)工藝，在此不再一一贅述。

其次執(zhí)行步驟2)，如圖3所示，在所述gan外延層2中進行離子注入形成多個表面平坦的隔離區(qū)3，從而使所述gan外延層2形成多個相互獨立的芯片單元。

在步驟2)中，通過掩膜版設計對規(guī)定的gan外延層2區(qū)域進行離子注入，根據所述gan外延層2厚度，調節(jié)離子注入所需的能量和注入角度，以使所述隔離區(qū)3貫穿整個gan外延層，從而起到隔離作用。

作為示例，采用p、he、ar、n、o、h或fe等中的一種或多種離子進行離子注入，在所述gan外延層形成所述多個隔離區(qū)3。所述離子注入的濃度選擇在1.0×10¹¹cm^-2～1.0×10¹⁶cm^-2范圍內，以使形成的隔離區(qū)3起到隔離作用。

作為示例，離子注入形成的所述隔離區(qū)3的寬度范圍為1～20μm。優(yōu)選地，離子注入形成的所述隔離區(qū)的寬度范圍為5～10μm。例如，所述隔離區(qū)的寬度可以是5μm、8μm、15μm、18μm等等。現有技術中，如圖1所示，采用刻蝕工藝在gan外延層中形成溝槽隔離區(qū)3來隔離芯片單元，而刻蝕形成的溝槽寬度一般在20μm以上，寬度太寬造成發(fā)光二極管發(fā)光面積損失，而本申請可以根據實際設計需求，采用離子注入形成隔離區(qū)3，寬度較小，可以大大降低因刻蝕造成的發(fā)光二極管發(fā)光面積的損失。另外，由于離子注入形成的隔離區(qū)非常平坦，因此后續(xù)制備形成的金屬連接層、p電極焊盤和n電極焊盤，其覆蓋在隔離區(qū)上的部分不容易斷裂。

接著執(zhí)行步驟3)，如圖4所示，刻蝕所述gan外延層2，形成暴露所述n型gan層21的開口4。

如圖4所示，可以采用干法刻蝕或者濕法刻蝕工藝對獨立的每一個芯片進行刻蝕，在每一個芯片表面形成貫穿p型gan層22、多量子阱層直到n型gan層21表面的開口4。

本實施例中，采用干法刻蝕工藝，例如icp或者pie工藝進行刻蝕，形成暴露所述n型gan層21的開口4。

接著執(zhí)行步驟4)，如圖5～圖6所示，在所述p型gan層22表面形成金屬反射層5，在所述金屬反射層5上覆蓋阻擋層6。

可以采用蒸鍍和負膠剝離技術或者蒸鍍和刻蝕技術在p型gan層22的表面形成金屬反射層5。所述金屬反射層5的材質采用ni、al、ti、pt或者au等中的一種或多種的組合，厚度范圍為本實施例中，所述金屬反射層5的材質可以優(yōu)選為ni/ag/ti/pt/au，形成的多層結構，厚度暫選為所述金屬反射層5采用多層金屬用以兼顧反射鏡、電流擴散及散熱燈性能。

可以采用蒸鍍和負膠剝離技術或者蒸鍍和刻蝕技術形成阻擋層6。形成的阻擋層6將所述金屬反射層5的表面和側面全部包覆，用于保護金屬反射層5。所述阻擋層6采用金屬阻擋層，采用cr、al、tiw、pt、ti、au、ni等中的一種或幾種的組合。

作為優(yōu)選的方案，在形成所述金屬反射層5之前，于所述p型gan層22表面先形成透明電極層(未予以圖示)，以在透明電極層5與外延層2之間形成良好的歐姆接觸，更有利于電流擴展。

再執(zhí)行步驟5)，如圖7所示，在所述步驟4)獲得的結構表面覆蓋第一絕緣層7，在所述開口4中第一絕緣層7表面開孔，暴露出所述n型gan層21，同時在所述第一絕緣層7表面開孔，形成暴露所述阻擋層6的互連窗口8，以引出所述p型gan層22的電性。

所述第一絕緣層7選自sio2或si3n4等。本實施例中，所述第一絕緣層7為sio2材料。

接著執(zhí)行步驟6)，如圖8所示，在所述第一絕緣層7表面、開口4以及互連窗口8中制備金屬連接層9，以使相鄰芯片單元的p型gan層22與n型gan層21相連，形成串聯結構。

所述金屬連接層9的材料為cr、al、ti、ni、pt或者au中的一種或多種的組合，厚度范圍為

由于采用了離子注入形成的區(qū)域作為芯片單元的隔離區(qū)3，該隔離區(qū)3表面與gan外延層的表面高度相等，當利用金屬連接層9進行電性連接時，芯片單元之間的橋接更加平緩，降低了金屬連接層9斷裂的風險。

繼續(xù)執(zhí)行步驟7)，如圖9所示，在所述第一絕緣層7和金屬連接層9表面覆蓋第二絕緣層10，并且在芯片單元表面的第二絕緣層10上分別形成n電極接觸孔11和p電極接觸孔12。

所述第二絕緣層10選自sio2或si3n4等。本實施例中，所述第二絕緣層10為sio2材料。

所述n電極接觸孔11和p電極接觸孔12的形狀和尺寸不限。所述n電極接觸孔11用于將n型gan層21電性引出，所述p電極接觸孔12用于將p型gan層22電性引出。

最后執(zhí)行步驟8)，如圖10所示，在所述n電極接觸孔11中和第二絕緣層10表面制備n電極焊盤13，在所述p電極接觸孔12中和第二絕緣層10表面制備p電極焊盤14，所述n電極焊盤13和p電極焊盤14覆蓋至少一個所述隔離區(qū)。

由于芯片隔離區(qū)3與其它區(qū)域幾乎沒有高度差，隔離區(qū)絕緣效果好，芯片封裝時良率也大幅度提高，從而降低了封裝工藝難度，與封裝支架的兼容性更強。

如圖10所示，n電極焊盤13和p電極焊盤14覆蓋了2～3個隔離區(qū)3，由于隔離區(qū)3很平坦，所以利用隔離區(qū)3，可以很好的避免現有技術中深溝槽的漏電的問題。

如圖10所示，本發(fā)明還提供一種高壓倒裝led芯片結構，所述芯片結構至少包括：生長襯底1、gan外延層2、隔離區(qū)3、金屬反射層5、阻擋層6、第一絕緣層7、金屬連接層9、第二絕緣層10、p電極焊盤14以及n電極焊盤13。

所述gan外延層2沉積在所述生長襯底1表面，所述gan外延層包括n型gan層21、生長在所述n型gan層21表面的多量子阱層以及生長在所述多量子阱層表面的p型gan層22。

所述隔離區(qū)3離子注入形成于所述gan外延層2中。作為示例，離子注入形成的所述隔離區(qū)3的寬度范圍為1～20μm。優(yōu)選地，離子注入形成的所述隔離區(qū)3的寬度范圍為5～10μm。

所述gan外延層2中形成有暴露所述n型gan層21的開口4，所述金屬反射層5形成于所述p型gan層22表面；所述阻擋層6覆蓋于所述金屬反射層5表面；所述第一絕緣層7覆蓋于所述gan外延層2及阻擋層6的表面，并且在所述第一絕緣層7中形成于暴露所述n型gan層21的開口以及暴露所述阻擋層6的互連窗口8；所述金屬連接層9形成于所述第一絕緣層7表面、開口4以及互連窗口8中，使相鄰芯片單元的p型gan層22與n型gan層21相連，形成串聯結構；所述第二絕緣層10覆蓋于所述第一絕緣層7和金屬連接層9表面，并且在芯片單元表面的第二絕緣層10上分別形成n電極接觸孔11和p電極接觸孔12；所述n電極焊盤13制備在所述n電極接觸孔11中，所述p電極焊盤14制備在所述p電極接觸孔12中。

作為示例，所述p型gan層22和金屬反射層5之間還包括透明電極層(未予以圖示)。

綜上所述，本發(fā)明提供一種高壓倒裝led芯片結構及其制造方法，包括：沉積有gan外延層的生長襯底；離子注入形成多個隔離區(qū)，從而使所述gan外延層形成多個相互獨立的芯片單元，之后進行mesa臺階刻蝕、形成反射金屬層；形成阻擋層；形成第一絕緣層；形成互連金屬層；形成第二絕緣層；制作n、p電極焊盤等。本發(fā)明高壓倒裝led芯片通過在gan外延層中進行離子注入形成多個隔離區(qū)，可以大大降低因刻蝕造成的發(fā)光二極管發(fā)光面積的損失，并且利用離子注入形成的隔離區(qū)，可以使芯片之間的橋接可以更加平緩，更易于芯片之間的橋接；另外，芯片隔離區(qū)與其它區(qū)域高度差小，n、p電極焊盤之間不易導通，絕緣效果好，芯片封裝時良率高，降低封裝工藝難度，與封裝支架的兼容性更強。

所以，本發(fā)明有效克服了現有技術中的種種缺點而具高度產業(yè)利用價值。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。