本發(fā)明構(gòu)思涉及集成電路器件和/或制造該集成電路器件的方法，更具體地，涉及包括連接到基板的有源區(qū)的接觸插塞的集成電路器件和/或制造該集成電路器件的方法。

背景技術(shù)：

隨著集成電路器件的超高集成以及場(chǎng)效應(yīng)晶體管(fet)的柵極長(zhǎng)度的減小，為了克服平面金屬氧化物半導(dǎo)體fet(mosfet)的元件特性的限制，正在試圖開發(fā)包括具有三維結(jié)構(gòu)的溝道的finfet的元件。此外，隨著finfet的特征尺寸的減小，源/漏區(qū)域和連接到源/漏區(qū)域的接觸插塞之間的接觸電阻作用為集成電路器件的寄生電阻的主要因素。因此，對(duì)于減小或最小化finfet的源/漏區(qū)域和接觸插塞之間的接觸電阻存在需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明構(gòu)思提供具有能夠減小或最小化接觸插塞的電阻的結(jié)構(gòu)的集成電路器件。

本發(fā)明構(gòu)思還提供制造具有能夠減小或最小化接觸插塞的電阻的結(jié)構(gòu)的集成電路器件的方法。

根據(jù)示例實(shí)施方式，一種集成電路器件包括：基板，具有至少一個(gè)鰭形有源區(qū)，該至少一個(gè)鰭形有源區(qū)在第一方向上延伸；柵線，在第二方向上在該至少一個(gè)鰭形有源區(qū)上延伸，第二方向與第一方向交叉；導(dǎo)電區(qū)域，在該至少一個(gè)鰭形有源區(qū)的在柵線的一側(cè)的一部分上；以及接觸插塞，在第三方向上從導(dǎo)電區(qū)域延伸，第三方向垂直于基板的主平面。接觸插塞包括金屬插塞、在導(dǎo)電區(qū)域上的導(dǎo)電的阻擋膜以及在導(dǎo)電區(qū)域和導(dǎo)電的阻擋膜之間的金屬硅化物膜，該導(dǎo)電的阻擋膜圍繞金屬插塞的側(cè)壁和底表面，導(dǎo)電的阻擋膜包括富n的金屬氮化物膜。

根據(jù)一示例實(shí)施方式，一種制造集成電路器件的方法可以包括：在具有導(dǎo)電區(qū)域的基板上形成絕緣膜；形成穿過絕緣膜并暴露導(dǎo)電區(qū)域的接觸孔；在接觸孔中形成金屬膜，使得金屬膜接觸導(dǎo)電區(qū)域；在金屬膜上形成導(dǎo)電的阻擋膜以覆蓋接觸孔的內(nèi)壁；在導(dǎo)電的阻擋膜暴露到硅化氣氛的同時(shí)，通過利用硅化氣氛?qǐng)?zhí)行金屬膜的至少一部分的硅化而形成金屬硅化物膜；在用導(dǎo)電的阻擋膜覆蓋金屬硅化物膜的同時(shí)，通過在包括氮和氫的至少一種的氣氛中處理導(dǎo)電的阻擋膜而形成組分變化的導(dǎo)電的阻擋膜；以及在組分變化的導(dǎo)電的阻擋膜上形成金屬插塞以填充接觸孔。

根據(jù)一示例實(shí)施方式，一種制造集成電路器件的方法包括：在至少一個(gè)鰭形有源區(qū)上形成柵線和多個(gè)源/漏區(qū)域，該多個(gè)源/漏區(qū)域布置在柵線的兩側(cè)；形成覆蓋該至少一個(gè)鰭形有源區(qū)、柵線和該多個(gè)源/漏區(qū)域的絕緣膜；形成接觸孔以穿過絕緣膜并暴露該多個(gè)源/漏區(qū)域當(dāng)中的至少一個(gè)源/漏區(qū)域；在接觸孔中形成金屬膜，使得金屬膜接觸該至少一個(gè)源/漏區(qū)域；在金屬膜上形成導(dǎo)電的阻擋膜以覆蓋接觸孔的內(nèi)壁；通過在導(dǎo)電的阻擋膜暴露到硅化氣氛的同時(shí)利用硅化氣氛?qǐng)?zhí)行金屬膜的至少一部分的硅化而形成金屬硅化物膜；在用導(dǎo)電的阻擋膜覆蓋金屬硅化物膜的同時(shí)，通過在包括氮和氫的至少一種的第一氣氛中處理導(dǎo)電的阻擋膜而形成組分變化的導(dǎo)電的阻擋膜；形成金屬籽層以在組分變化的導(dǎo)電的阻擋膜上不連續(xù)地延伸，使得組分變化的導(dǎo)電的阻擋膜被金屬籽層暴露；在包括氮和氫的至少一種的第二氣氛中后處理組分變化的導(dǎo)電的阻擋膜和金屬籽層；以及在后處理的金屬籽層上形成金屬填充層以填充接觸孔。

根據(jù)一示例實(shí)施方式，一種制造集成電路器件的方法包括：在具有導(dǎo)電區(qū)域的基板上形成絕緣膜；形成接觸孔以穿過絕緣膜并暴露導(dǎo)電區(qū)域；在接觸孔中形成金屬膜使得金屬膜接觸導(dǎo)電區(qū)域；在金屬膜上形成導(dǎo)電的阻擋膜以覆蓋接觸孔的內(nèi)壁；通過在導(dǎo)電的阻擋膜暴露到硅化氣氛的同時(shí)利用硅化氣氛?qǐng)?zhí)行金屬膜的至少一部分的硅化而形成金屬硅化物膜；當(dāng)在第一腔室中用導(dǎo)電的阻擋膜覆蓋金屬硅化物膜時(shí)，通過在包括氮和氫的至少一種的氣氛中處理導(dǎo)電的阻擋膜而形成組分變化的導(dǎo)電的阻擋膜，該第一腔室從群集工具(clustertool)的多個(gè)工藝腔室中選擇；以及利用群集工具在組分變化的導(dǎo)電的阻擋膜上形成金屬插塞以填充接觸孔。

根據(jù)一示例實(shí)施方式，一種集成電路器件包括：基板，具有至少一個(gè)有源區(qū)，該至少一個(gè)有源區(qū)在第一方向上延伸；柵線，在第二方向上在該至少一個(gè)鰭形有源區(qū)上延伸，第二方向與第一方向交叉；源/漏區(qū)域，在該至少一個(gè)有源區(qū)中在柵線的一側(cè)；以及接觸插塞，在第三方向上從源/漏區(qū)域延伸，該第三方向垂直于基板的主平面。接觸插塞包括：金屬插塞；導(dǎo)電的阻擋膜，在源/漏區(qū)域上，導(dǎo)電的阻擋膜圍繞金屬插塞的側(cè)壁和底表面，導(dǎo)電的阻擋膜包括金屬氮化物膜，金屬氮化物膜中的氮含量大于根據(jù)金屬和氮之間的化學(xué)計(jì)量的原子比的氮含量；以及金屬硅化物膜，在源/漏區(qū)域和導(dǎo)電的阻擋膜之間。

根據(jù)本發(fā)明構(gòu)思，由于集成電路器件表現(xiàn)出構(gòu)成接觸插塞的導(dǎo)電的阻擋膜和其上的金屬插塞之間的改善的附著力，所以集成電路器件能夠抑制由于導(dǎo)電的阻擋膜和金屬插塞之間的差的附著力而引起的空隙的產(chǎn)生，和/或能夠提供具有相對(duì)低的電阻和相對(duì)高的可靠性的接觸結(jié)構(gòu)。因此，可以降低導(dǎo)電區(qū)域諸如源/漏區(qū)域與接觸插塞之間的接觸電阻。

附圖說明

從以下結(jié)合附圖的詳細(xì)描述，本發(fā)明構(gòu)思的示例實(shí)施方式將被更清楚地理解，附圖中：

圖1a至1c是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的示意圖，圖1a是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的布局圖，圖1b是該集成電路器件的沿圖1a的線b-b'截取的截面圖，圖1c是該集成電路器件的沿圖1a的線c-c'截取的截面圖；

圖2a和2b是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的圖；

圖3a至17b是為了說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法而按照工藝次序示出的圖；

圖18是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法的截面圖；

圖19是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法的截面圖；

圖20a至20c是為了說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法而按照工藝次序示出的截面圖；

圖21a至21c是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的圖，圖21a是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的布局圖，圖21b是該集成電路器件的沿圖21a的線b-b'截取的截面圖，圖21c是該集成電路器件的沿圖21a的線c-c'截取的截面圖；

圖22是示出制造根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的用于集成電路器件的裝置的主要部件的示意平面圖；

圖23是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的工藝腔室的主要部件的圖，該工藝腔室可以被包括在用于制造集成電路器件的裝置中；

圖24是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的另一工藝腔室的主要部件的圖，該另一工藝腔室可以被包括在用于制造集成電路器件的裝置中；

圖25是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法的流程圖；

圖26是描繪如隨著用于形成導(dǎo)電的阻擋膜的工藝階段測(cè)量的，按照根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法形成的導(dǎo)電的阻擋膜的電阻變化和導(dǎo)電的阻擋膜中的氧含量變化的曲線圖；

圖27是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的電子器件的框圖；以及

圖28是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的電子系統(tǒng)的框圖。

具體實(shí)施方式

在下文，將參照附圖詳細(xì)地描述本發(fā)明構(gòu)思的一些示例實(shí)施方式。同樣的部件將在整個(gè)說明書中由同樣的附圖標(biāo)記表示，并將省略其重復(fù)的描述。

圖1a至1c是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的圖，圖1a是集成電路器件100的布局圖，圖1b是集成電路器件100的沿圖1a的線b-b'截取的截面圖，圖1c是集成電路器件100的沿圖1a的線c-c'截取的截面圖。

參照?qǐng)D1a至1c，集成電路器件100包括具有在第一方向(x方向)上延伸的鰭形有源區(qū)fa的基板110。在圖1b中，鰭形有源區(qū)fa的底表面的水平由虛線bl標(biāo)記。

在一些示例實(shí)施方式中，基板110可以包括半導(dǎo)體諸如si或ge，或化合物半導(dǎo)體諸如sige、sic、gaas、inas或inp。在一些示例實(shí)施方式中，基板110可以包括iii-v族材料和iv族材料中的至少一種。iii-v族材料可以是包括至少一種iii族元素和至少一種v族元素的二元、三元或四元化合物。iii-v族材料可以是包括in、ga和al中的至少一種元素作為iii族元素以及as、p和sb中的至少一種元素作為v族元素的化合物。例如，iii-v族材料可以從inp、inzga1-zas(0≤z≤1)和alzga1-zas(0≤z≤1)當(dāng)中選擇。二元化合物可以是例如inp、gaas、inas、insb和gasb中的任一種。三元化合物是例如ingap、ingaas、alinas、ingasb、gaassb和gaasp中的任一種。iv族材料可以是si或ge。然而，可用于根據(jù)本發(fā)明構(gòu)思的集成電路器件的iii-v族材料和iv族材料不限于以上闡述的示例。iii-v族材料和iv族材料諸如ge可以用作允許低功率高速晶體管被制作的溝道材料。高性能的cmos可以利用包括iii-v族材料例如gaas(其具有比si高的電子遷移率)的半導(dǎo)體基板以及利用包括半導(dǎo)體材料例如ge(其具有比si高的空穴遷移率)的半導(dǎo)體基板形成。在一些示例實(shí)施方式中，當(dāng)nmos晶體管形成在基板110上時(shí)，基板110可以包括以上闡述的示例iii-v族材料中的任一種。在一些其它示例實(shí)施方式中，當(dāng)pmos晶體管形成在基板110上時(shí)，基板110的至少一部分可以包括ge。在另一示例中，基板110可以包括導(dǎo)電區(qū)域，例如雜質(zhì)摻雜的阱或雜質(zhì)摻雜的結(jié)構(gòu)。

在一些示例實(shí)施方式中，基板110可以具有期望的(或可選地，預(yù)定的)mos區(qū)域。例如，基板110可以具有pmos區(qū)域或nmos區(qū)域。

基板110上的鰭形有源區(qū)fa的下側(cè)壁用元件隔離膜112覆蓋，鰭形有源區(qū)fa沿與基板110的主平面(x-y平面)垂直的方向以鰭形形狀從元件隔離膜112向上突出。

多個(gè)界面膜116、多個(gè)柵絕緣膜118以及多條柵線gl在交叉第一方向(x方向)的第二方向(y方向)上在基板110上的鰭形有源區(qū)fa上延伸。

所述多個(gè)柵絕緣膜118和所述多條柵線gl可以延伸，同時(shí)覆蓋每個(gè)鰭形有源區(qū)fa的頂表面和兩個(gè)側(cè)壁以及元件隔離膜112的頂表面。多個(gè)mos晶體管可以形成在鰭形有源區(qū)fa與所述多條柵線gl交叉的點(diǎn)處。所述多個(gè)mos晶體管的每個(gè)可以是其中溝道形成在鰭形有源區(qū)fa的頂表面和兩個(gè)側(cè)壁上的三維結(jié)構(gòu)的mos晶體管。

所述多個(gè)界面膜116、所述多個(gè)柵絕緣膜118和所述多條柵線gl中的每個(gè)的兩個(gè)側(cè)壁用絕緣間隔物124覆蓋。

絕緣間隔物124可以包括具有約7或更小的低介電常數(shù)的絕緣材料。如這里使用的，術(shù)語“低介電常數(shù)(低k)”可以指的是小于7的介電常數(shù)。在一些示例實(shí)施方式中，絕緣間隔物124可以包括siocn、sicn、sibn、sibcn或其組合。

所述多個(gè)界面膜116的每個(gè)可以通過氧化鰭形有源區(qū)fa的暴露表面而獲得，并可以用來防止鰭形有源區(qū)fa和柵絕緣膜118之間的界面缺陷。在一些示例實(shí)施方式中，所述多個(gè)界面膜116可以包括具有9或更小的介電常數(shù)的低k材料，例如硅氧化物、硅氮氧化物或其組合。在一些其它示例實(shí)施方式中，所述多個(gè)界面膜116可以包括硅酸鹽、或硅酸鹽與以上闡述的示例低k材料的組合。

所述多個(gè)柵絕緣膜118可以包括硅氧化物膜、高k電介質(zhì)膜或其組合。高k電介質(zhì)膜可以包括具有比硅氧化物膜大的介電常數(shù)的材料。例如，柵絕緣膜118可以具有約10至約25的介電常數(shù)。高k電介質(zhì)膜可以包括從鉿氧化物、鉿氮氧化物、鉿硅氧化物、鑭氧化物、鑭鋁氧化物、鋯氧化物、鋯硅氧化物、鉭氧化物、鈦氧化物、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、鋁氧化物、鉛鈧鉭氧化物、鉛鈮酸鋅以及其組合中選擇的材料，但是在高k電介質(zhì)膜中包括的材料不限于以上闡述的示例。

所述多條柵線gl在與鰭形有源區(qū)fa交叉的方向上在柵絕緣膜118上延伸，同時(shí)覆蓋每個(gè)鰭形有源區(qū)fa的頂表面和兩個(gè)側(cè)壁。

柵線gl可以包括第一含金屬層mga和第二含金屬層mgb。第一含金屬層mga可以用來調(diào)整功函數(shù)。第二含金屬層mgb可以用來填充形成在第一含金屬層mga的上側(cè)上的空間。在一些示例實(shí)施方式中，第一含金屬層mga可以包括tin、tan、tic和tac中的至少一種。在一些示例實(shí)施方式中，第二含金屬層mgb可以包括w或al。

在一些其它示例實(shí)施方式中，柵線gl可以具有其中金屬氮化物層、金屬層、導(dǎo)電覆蓋層和間隙填充金屬膜順序地層疊的結(jié)構(gòu)。金屬氮化物層和金屬層的每個(gè)可以包括從ti、w、ru、nb、mo、hf、ni、co、pt、yb、tb、dy、er和pd中選擇的至少一種金屬。金屬氮化物層和金屬層的每個(gè)可以通過ald工藝、金屬有機(jī)ald(moald)工藝、化學(xué)氣相沉積(cvd)或金屬有機(jī)cvd(mocvd)工藝形成。導(dǎo)電覆蓋層可以用作防止金屬層的表面的氧化的保護(hù)膜。此外，導(dǎo)電覆蓋層可以在另一導(dǎo)電層沉積在該金屬層上時(shí)用作促進(jìn)沉積的潤(rùn)濕層。導(dǎo)電覆蓋層可以包括金屬氮化物，例如tin、tan或其組合，而不限于此。間隙填充金屬膜可以在導(dǎo)電覆蓋層上延伸。間隙填充金屬膜可以包括w膜。間隙填充金屬膜可以通過ald、cvd或物理氣相沉積(pvd)工藝形成。間隙填充金屬膜可以填充由于導(dǎo)電覆蓋層的頂表面上的臺(tái)階部分而形成的凹陷空間，而沒有空隙。在一些示例實(shí)施方式中，柵線gl可以包括tialc/tin/w的層疊結(jié)構(gòu)、tin/tan/tialc/tin/w的層疊結(jié)構(gòu)或tin/tan/tin/tialc/tin/w的層疊結(jié)構(gòu)。在以上闡述的層疊結(jié)構(gòu)中，tialc層或tin層可以用作用于功函數(shù)的調(diào)整的含金屬層。

源/漏區(qū)域120在柵線gl的一側(cè)形成在鰭形有源區(qū)fa中。源/漏區(qū)域120可以包括在鰭形有源區(qū)fa上外延地生長(zhǎng)的半導(dǎo)體層。源/漏區(qū)域120可以是包括雜質(zhì)摻雜的半導(dǎo)體層的雜質(zhì)擴(kuò)散區(qū)域。在一些示例實(shí)施方式中，源/漏區(qū)域120可以包括雜質(zhì)摻雜的si、雜質(zhì)摻雜的sige或雜質(zhì)摻雜的sic。

在鰭形有源區(qū)fa的一部分中，鰭凹陷fr的底部可以形成為在比柵線gl下面的鰭形有源區(qū)fa的頂表面低的水平處。源/漏區(qū)域120可以包括外延地生長(zhǎng)在鰭凹陷fr上的半導(dǎo)體層。在一些示例實(shí)施方式中，源/漏區(qū)域120可以具有嵌入的sige結(jié)構(gòu)，其包括多個(gè)外延地生長(zhǎng)的sige層。所述多個(gè)sige層可以具有彼此不同的ge含量。在一些示例實(shí)施方式中，源/漏區(qū)域120可以包括外延地生長(zhǎng)的si層或外延地生長(zhǎng)的sic層。

源/漏區(qū)域120可以具有抬高的源/漏(rsd)結(jié)構(gòu)，該結(jié)構(gòu)具有在比鰭形有源區(qū)fa的頂表面ft高的水平處的頂表面120t。源/漏區(qū)域120的頂表面120t可以包括凹陷部分120r。

柵極間電介質(zhì)132形成在所述多條柵線gl之間。柵極間電介質(zhì)132可以形成在兩條相鄰的柵線gl之間以覆蓋源/漏區(qū)域120。柵極間電介質(zhì)132可以包括硅氧化物膜，而不限于此。

在一些示例實(shí)施方式中，絕緣間隔物124可以具有比柵極間電介質(zhì)132的介電常數(shù)小的介電常數(shù)。

所述多條柵線gl用覆蓋絕緣膜134覆蓋。覆蓋絕緣膜134防止不期望的異物諸如氧滲透到所述多條柵線gl中，從而用來防止柵線gl中的閾值電壓的不期望的變化或可能發(fā)生在柵線gl和周圍的導(dǎo)電區(qū)域例如接觸插塞cp之間的短路。覆蓋絕緣膜134可以有助于保持柵線gl中的恒定的閾值電壓，并可以防止包括柵線gl的晶體管的電特性的惡化。在一些示例實(shí)施方式中，覆蓋絕緣膜134可以包括包含硅和氮的膜。例如，覆蓋絕緣膜134可以包括硅氮化物(si3n4)膜、硅氮氧化物(sion)膜、含碳的硅氮氧化物(sicon)膜或其組合。在一些示例實(shí)施方式中，覆蓋絕緣膜134可以具有約至約的厚度。

層間電介質(zhì)136形成在覆蓋絕緣膜134上。層間電介質(zhì)136可以包括硅氧化物膜，而不限于此。

在一些示例實(shí)施方式中，柵極間電介質(zhì)132和層間電介質(zhì)136中的至少之一可以包括原硅酸四乙酯(teos)膜。在一些其它示例實(shí)施方式中，柵極間電介質(zhì)132和層間電介質(zhì)136的至少之一可以包括具有約2.2至約2.4的超低介電常數(shù)k的超低k(ulk)膜，例如從sioc膜和sicoh膜當(dāng)中選擇的任一種膜。

在源/漏區(qū)域120上，接觸插塞cp在垂直于基板110的主平面(x-y平面)的第三方向(z方向)上從凹陷部分120r的內(nèi)部延伸。接觸插塞可以穿過層間電介質(zhì)136和柵極間電介質(zhì)132以電連接到源/漏區(qū)域120。

接觸插塞cp可以被柵極間電介質(zhì)132和層間電介質(zhì)136圍繞，從而與其它周圍的導(dǎo)電層絕緣。接觸插塞cp包括在穿過層間電介質(zhì)136和柵極間電介質(zhì)132的接觸孔ch中在與基板110的主平面垂直的方向(z方向)上延伸的金屬插塞160p以及在源/漏區(qū)域120上圍繞金屬插塞160p的側(cè)壁和底表面的導(dǎo)電的阻擋膜150a。

在一些示例實(shí)施方式中，導(dǎo)電的阻擋膜150a可以包括富n的金屬氮化物膜。如這里使用的，術(shù)語“富n的金屬氮化物膜”指的是具有比根據(jù)金屬和氮之間的化學(xué)計(jì)量原子比的氮含量大的氮含量的金屬氮化物膜。在一些示例實(shí)施方式中，導(dǎo)電的阻擋膜150a可以包括富n的tin、富n的tan、富n的aln、富n的wn或其組合。

金屬硅化物膜140插設(shè)在源/漏區(qū)域120和導(dǎo)電的阻擋膜150a之間。

金屬硅化物膜140可以包括鈦硅化物、鈷硅化物、鎳硅化物、鉭硅化物、鉿硅化物或鑭硅化物，而不限于此。

圍繞導(dǎo)電的阻擋膜150a的外側(cè)壁的金屬膜130可以形成在接觸孔ch中。金屬膜130可以在與基板110的主平面垂直的方向(z方向)上從金屬硅化物膜140延伸。金屬膜130可以形成為圍繞導(dǎo)電的阻擋膜150a的外側(cè)壁，同時(shí)插設(shè)在導(dǎo)電的阻擋膜150a和柵極間電介質(zhì)132之間以及在導(dǎo)電的阻擋膜150a和層間電介質(zhì)136之間。

金屬膜130可以形成為覆蓋源/漏區(qū)域120的凹陷部分120r的表面(其在接觸孔ch中暴露)以及接觸孔ch的內(nèi)側(cè)壁。在一些示例實(shí)施方式中，金屬膜130可以包括ti、w、cu、ta、la、ru、nb、mo、hf、ni、co、pt、yb、tb、dy、er、pd或其組合。例如，金屬硅化物膜140可以包括鈦硅化物，金屬膜130可以包括鈦。

金屬硅化物膜140和金屬膜130可以與金屬插塞160p和導(dǎo)電的阻擋膜150a一起構(gòu)成接觸插塞cp，該接觸插塞cp填充接觸孔ch的內(nèi)部。

由于圖1a至圖1c所示的集成電路器件100包括表現(xiàn)出導(dǎo)電的阻擋膜150a和其上的金屬插塞160p之間的改善的附著力的接觸插塞cp，所以集成電路器件100可以抑制由于兩者之間的差的附著力而引起的空隙的產(chǎn)生。因此，集成電路器件100可以提供具有相對(duì)低的電阻和相對(duì)高的可靠性的接觸結(jié)構(gòu)，和/或可以降低源/漏區(qū)域120和接觸插塞cp之間的接觸電阻。

圖2a和圖2b是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的圖，圖2a是對(duì)應(yīng)于沿圖1a的線b-b'截取的橫截面的截面圖，圖2b是對(duì)應(yīng)于沿圖1a的線c-c'截取的橫截面的截面圖。在圖2a和2b中，與圖1a至1c中相同的附圖標(biāo)記表示相同的構(gòu)件，在下文將省略其細(xì)節(jié)。

參照?qǐng)D2a和2b，集成電路器件200具有與圖1a至圖1c所示的集成電路器件100相同的配置，除了沒有金屬膜130之外。

在集成電路器件200中，導(dǎo)電的阻擋膜150a可以直接接觸柵極間電介質(zhì)132、層間電介質(zhì)136和金屬硅化物膜140。

圖3a至圖17b是為了說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法而根據(jù)工藝次序示出的圖。圖3a、4a、……、和17a是截面圖，示出按照工藝次序的對(duì)應(yīng)于沿圖1a的線b-b'截取的橫截面的一部分，圖3b、4b、……、和17b是截面圖，示出按照工藝次序的對(duì)應(yīng)于沿圖1a的線c-c'截取的橫截面的一部分。

將參照?qǐng)D3a至圖17b詳細(xì)描述根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的一示例方法。在圖3a至圖17b中，與圖1a至圖1c中相同的附圖標(biāo)記表示相同的構(gòu)件，在下文將省略其細(xì)節(jié)。

首先，參照?qǐng)D3a和3b，從基板110的主平面(x-y平面)向上突出并在一個(gè)方向(例如x方向)上延伸的鰭形有源區(qū)fa可以通過蝕刻基板110的一些區(qū)域而形成。

在一些示例實(shí)施方式中，圖3a和圖3b所示的基板110的一部分可以是用于形成pmos晶體管和nmos晶體管中的任一種的區(qū)域。鰭形有源區(qū)fa可以根據(jù)意欲形成在鰭形有源區(qū)fa中的mos晶體管的溝道類型而包括p型或n型雜質(zhì)擴(kuò)散的區(qū)域(未示出)。

接下來，覆蓋鰭形有源區(qū)fa的下側(cè)壁的元件隔離膜112可以形成在基板110上。鰭形有源區(qū)fa可以從元件隔離膜112的頂表面向上突出以被暴露。

參照?qǐng)D4a和4b，可以形成在鰭形有源區(qū)fa上延伸同時(shí)交叉鰭形有源區(qū)fa的多個(gè)虛設(shè)柵結(jié)構(gòu)dgs。

所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs的每個(gè)可以包括順序地層疊在鰭形有源區(qū)fa上的虛設(shè)柵絕緣膜d114、虛設(shè)柵線d116和虛設(shè)柵覆蓋層d118。在一些示例實(shí)施方式中，虛設(shè)柵絕緣膜d114可以包括硅氧化物。虛設(shè)柵線d116可以包括多晶硅。虛設(shè)柵覆蓋層d118可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一種。

接下來，絕緣間隔物124可以形成在虛設(shè)柵結(jié)構(gòu)dgs的兩個(gè)側(cè)壁上。在一些示例實(shí)施方式中，絕緣間隔物124可以通過cvd工藝或ald工藝形成。

接下來，鰭凹陷fr通過去除鰭形有源區(qū)fa的在虛設(shè)柵結(jié)構(gòu)dgs的兩側(cè)暴露的部分而形成，包括結(jié)晶半導(dǎo)體區(qū)域的源/漏區(qū)域120通過借助外延生長(zhǎng)工藝在鰭凹陷fr上形成半導(dǎo)體層而形成。在一些示例實(shí)施方式中，源/漏區(qū)域120可以包括外延地生長(zhǎng)的si層、外延地生長(zhǎng)的sic層、包括多個(gè)外延地生長(zhǎng)的sige層的嵌入sige結(jié)構(gòu)等。源/漏區(qū)域120可以是包括雜質(zhì)摻雜的半導(dǎo)體層的導(dǎo)電區(qū)域。在一些示例實(shí)施方式中，源/漏區(qū)域120可以包括雜質(zhì)摻雜的si、雜質(zhì)摻雜的sige或雜質(zhì)摻雜的sic。

源/漏區(qū)域120可以具有在比鰭形有源區(qū)fa的頂表面ft高的水平處的頂表面120t。

在一些示例實(shí)施方式中，源/漏區(qū)域120的截面形狀不限于圖4a和4b所示的示例。例如，源/漏區(qū)域120的沿y-z平面截取的截面形狀可以是多邊形形狀(例如四邊形、五邊形或六邊形)、圓形或橢圓形。

可以形成覆蓋源/漏區(qū)域120、所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs和絕緣間隔物124的柵極間電介質(zhì)132。

在用于形成柵極間電介質(zhì)132的一示例中，可以形成具有足以覆蓋源/漏區(qū)域120、所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs和絕緣間隔物124的厚度的電介質(zhì)。接下來，具有平坦化的頂表面的柵極間電介質(zhì)132可以通過平坦化所得產(chǎn)物形成，使得所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs可以被暴露。

在一些示例實(shí)施方式中，柵極間電介質(zhì)132可以包括氧化物膜，例如原硅酸四乙酯(teos)膜。在一些其它示例實(shí)施方式中，柵極間電介質(zhì)132可以包括具有約2.2至約2.4的超低介電常數(shù)k的超低k(ulk)膜，例如sioc膜或sicoh膜。

參照?qǐng)D5a和5b，多個(gè)柵極空間gh可以通過去除經(jīng)柵極間電介質(zhì)132暴露的所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs而形成。

絕緣間隔物124和鰭形有源區(qū)fa可以通過所述多個(gè)柵極空間gh暴露。

參照?qǐng)D6a和6b，多個(gè)界面膜116、柵絕緣膜118和柵線gl可以順序地形成在所述多個(gè)柵極空間gh(見圖5a)中。

形成所述多個(gè)界面膜116的工藝可以包括氧化鰭形有源區(qū)fa的在所述多個(gè)柵極空間gh(見圖5a)中暴露的部分的工藝。所述多個(gè)界面膜116可以用來抑制或防止在所述多個(gè)界面膜116上的多個(gè)柵絕緣膜118和在下面的鰭形有源區(qū)fa之間的界面缺陷。在一些示例實(shí)施方式中，所述多個(gè)界面膜116可以包括硅氧化物膜、硅氮氧化物膜、硅酸鹽膜或其組合。

柵絕緣膜118和柵線gl可以形成為覆蓋柵極間電介質(zhì)132的頂表面，同時(shí)填充所述多個(gè)柵極空間gh(見圖5a)的內(nèi)部。

柵絕緣膜118可以包括硅氧化物膜、高k電介質(zhì)膜或其組合。高k電介質(zhì)膜可以包括具有比硅氧化物膜大的介電常數(shù)的材料。例如，柵絕緣膜118可以具有約10至約25的介電常數(shù)。柵絕緣膜118可以通過ald、cvd或pvd工藝形成。

柵線gl可以包括第一含金屬層mga和第二含金屬層mgb。

參照?qǐng)D7a和7b，不期望的部分可以通過對(duì)圖6a和6b的所得產(chǎn)物進(jìn)行平坦化工藝而去除，柵線gl和柵絕緣膜118可以分別被分離成保留在所述多個(gè)柵極空間gh(見圖5a)中的多條柵線gl和多個(gè)柵絕緣膜118。接下來，所述多個(gè)柵極空間gh(見圖5a)的上部分可以通過進(jìn)一步去除所述多條柵線gl和所述多個(gè)柵絕緣膜118的部分而變空?？梢孕纬商畛渌龆鄠€(gè)空的柵極空間gh的覆蓋絕緣膜134。

在形成覆蓋絕緣膜134之后，絕緣間隔物124和柵極間電介質(zhì)132可以從其相應(yīng)的頂表面消耗至某一厚度，由此可以減小絕緣間隔物124和柵極間電介質(zhì)132的厚度，并且多個(gè)絕緣間隔物124的頂表面和柵極間電介質(zhì)132的頂表面可以在覆蓋絕緣膜134的頂表面周圍暴露。

參照?qǐng)D8a和8b，層間電介質(zhì)136可以形成在所述多條柵線gl和柵極間電介質(zhì)132上。層間電介質(zhì)136可以具有平坦化的頂表面。

在一些示例實(shí)施方式中，層間電介質(zhì)136可以包括氧化物膜，例如teos膜。在一些其它示例實(shí)施方式中，層間電介質(zhì)136可以包括具有約2.2至約2.4的超低介電常數(shù)的ulk膜，例如sioc膜或sicoh膜。

參照?qǐng)D9a和9b，掩模圖案(未示出)可以形成在層間電介質(zhì)136上，隨后利用掩模圖案作為蝕刻掩模順序地蝕刻層間電介質(zhì)136和柵極間電介質(zhì)132，從而形成穿透層間電介質(zhì)136和柵極間電介質(zhì)132的接觸孔ch。

源/漏區(qū)域120可以通過接觸孔ch暴露。

凹陷部分120r可以通過在形成接觸孔ch的同時(shí)去除源/漏區(qū)域120的經(jīng)由接觸孔ch暴露的一部分而形成在源/漏區(qū)域120的頂表面120t上。盡管圖9a和9b示出其中凹陷部分120r的底表面在比柵線gl下面的鰭形有源區(qū)fa的頂表面高的水平的一示例，但是本發(fā)明構(gòu)思不限于該示例。例如，凹陷部分120r的底表面可以在與柵線gl下面的鰭形有源區(qū)fa的頂表面相同的水平，或者可以在比柵線gl下面的鰭形有源區(qū)fa的頂表面低的水平。

具有凹陷部分120r的底表面的接觸孔ch可以具有至少2的高寬比。例如，接觸孔ch可以具有約4或更大的高寬比。

在形成接觸孔ch之后，可以進(jìn)行用于從接觸孔ch中的暴露表面除去不期望的材料(例如，自然氧化物膜)的清潔工藝。清潔工藝可以以濕的和/或干的方式進(jìn)行。

參照?qǐng)D10a和10b，接觸源/漏區(qū)域120的金屬膜130可以形成在接觸孔ch中。

金屬膜130可以形成為覆蓋凹陷區(qū)120r的在接觸孔ch中暴露的表面以及接觸孔ch的內(nèi)側(cè)壁。

在一些示例實(shí)施方式中，金屬膜130可以利用pvd工藝形成。如圖10a和10b所示，金屬膜130的水平地延伸以覆蓋凹陷部分120r的底表面和層間電介質(zhì)136的頂表面的部分可以具有比金屬膜130的覆蓋接觸孔ch的側(cè)壁的部分大的厚度。然而，金屬膜130的形狀和厚度分布不限于圖10a和10b所示的示例。

金屬膜130可以在室溫形成。在一些示例實(shí)施方式中，金屬膜130可以在約15℃至約40℃的溫度氛圍中形成。因而，形成金屬膜130的工藝可以在相對(duì)低的溫度進(jìn)行，從而在進(jìn)行形成金屬膜130的工藝時(shí)，可以最小化熱預(yù)算，因而，可以抑制從金屬膜130獲得的接觸結(jié)構(gòu)的接觸電阻的增大。

參照?qǐng)D11a和11b，覆蓋接觸孔ch的內(nèi)壁的導(dǎo)電的阻擋膜150可以形成在所得產(chǎn)物的金屬膜130上，其中金屬膜130形成在凹陷區(qū)120r中。

導(dǎo)電的阻擋膜150可以形成為覆蓋金屬膜130的暴露表面和接觸孔ch的內(nèi)壁。

導(dǎo)電的阻擋膜150可以包括tin、tan、aln、wn或其組合。在一些示例實(shí)施方式中，導(dǎo)電的阻擋膜150可以包括具有1:1的金屬與氮的原子比的金屬氮化物。例如，導(dǎo)電的阻擋膜150可以包括具有1:1的ti:n的原子比的tin膜。

在一些示例實(shí)施方式中，導(dǎo)電的阻擋膜150可以具有約至約的厚度。在一些示例實(shí)施方式中，導(dǎo)電的阻擋膜150可以利用cvd、pvd或ald工藝形成，而不限于此。

在一些示例實(shí)施方式中，導(dǎo)電的阻擋膜150可以利用cvd工藝(例如，在n2氣氛中熱分解四二甲基氨基鈦(tdmat)前驅(qū)體的工藝)形成為tin膜。

在一些示例實(shí)施方式中，參照?qǐng)D10a和10b描述的形成金屬膜130的工藝和參照?qǐng)D11a和11b描述的形成導(dǎo)電的阻擋膜150的工藝可以原位地進(jìn)行而不破壞這些工藝之間的真空。在一些示例實(shí)施方式中，為了形成金屬膜130和導(dǎo)電的阻擋膜150，可以使用如以下參照?qǐng)D22至圖24描述的集成電路器件制造裝置400。

參照?qǐng)D12a至圖12b，金屬硅化物膜140可以在導(dǎo)電的阻擋膜150暴露于硅化氣氛的同時(shí)，通過利用硅化氣氛進(jìn)行金屬膜130的至少一部分的硅化而形成。

為了形成金屬硅化物膜140，包括在源/漏區(qū)域120中的半導(dǎo)體材料與包括在金屬膜130中的金屬的反應(yīng)可以通過對(duì)圖11a和11b的在其中形成覆蓋金屬膜130的導(dǎo)電的阻擋膜150的所得產(chǎn)物進(jìn)行熱處理而取得。因而，可以在凹陷部分120r中形成覆蓋源/漏區(qū)域120的金屬硅化物膜140。

由于金屬硅化物膜140通過源/漏區(qū)域120與金屬膜130的反應(yīng)形成，所以金屬硅化物膜140可以包括與包括在金屬膜130中的金屬相同的金屬。在一些示例實(shí)施方式中，覆蓋源/漏區(qū)域120的金屬膜130的整個(gè)部分可以用于硅化，從而在形成金屬硅化物膜140之后，金屬硅化物膜140和導(dǎo)電的阻擋膜150可以彼此直接接觸，如圖12a和12b所示。在一些其它示例實(shí)施方式中，覆蓋源/漏區(qū)域120的金屬膜130的一部分可以用于硅化，從而金屬膜130的一些可以在形成金屬硅化物膜140之后保留在金屬硅化物膜140和導(dǎo)電的阻擋膜150之間。

在一些示例實(shí)施方式中，盡管激光退火可以用于進(jìn)行形成金屬硅化物膜140的熱處理工藝，但是本發(fā)明構(gòu)思不限于此。

當(dāng)形成金屬硅化物膜140時(shí)，導(dǎo)電的阻擋膜150可以暴露于硅化氣氛，因此不期望的雜質(zhì)，例如氧，可能滲入導(dǎo)電的阻擋膜150中。如果氧滲入導(dǎo)電的阻擋膜150中，當(dāng)填充接觸孔ch的金屬插塞形成在導(dǎo)電的阻擋膜150上時(shí)，金屬插塞和導(dǎo)電的阻擋膜150之間的附著力會(huì)變壞，并且由于金屬插塞和導(dǎo)電的阻擋膜150之間產(chǎn)生的界面空隙會(huì)導(dǎo)致接觸電阻的增大以及集成電路器件的電特性的惡化。因此，集成電路器件的可靠性會(huì)變壞。

參照?qǐng)D13a和13b，組分變化的導(dǎo)電的阻擋膜150a可以通過在包括氮和氫的至少一種的氣氛152中處理覆蓋金屬硅化物膜140的導(dǎo)電的阻擋膜150(見圖12a和12b)而形成。

導(dǎo)電的阻擋膜150可以在氣氛152中處理，從而在如參照?qǐng)D12a和12b所述地形成金屬硅化物膜140的同時(shí)滲入導(dǎo)電的阻擋膜150中的不期望的雜質(zhì)可以被去除或減少。

在一些示例實(shí)施方式中，為了形成組分變化的導(dǎo)電的阻擋膜150a，覆蓋金屬硅化物膜140的導(dǎo)電的阻擋膜150可以經(jīng)受等離子體處理或在含氮?dú)夥罩械臒崽幚恚瑥亩鴾p少滲入導(dǎo)電的阻擋膜150中的雜質(zhì)諸如氧的量，同時(shí)增加導(dǎo)電的阻擋膜150中的氮的量。

當(dāng)導(dǎo)電的阻擋膜150包括具有1:1的金屬與氮的原子比的金屬氮化物時(shí)，導(dǎo)電的阻擋膜150可以經(jīng)受在含氮?dú)夥罩械牡入x子體處理或熱處理，從而包括富n的金屬氮化物膜的導(dǎo)電的阻擋膜150a可以由于導(dǎo)電的阻擋膜150中的氮量增加而獲得。如這里使用的，術(shù)語“富n的金屬氮化物膜”指的是具有比根據(jù)金屬和氮之間的化學(xué)計(jì)量的原子比的氮含量大的氮含量的金屬氮化物膜。

含氮?dú)夥罩械牡入x子體處理可以在包括n2、nh3或其組合的含氮?dú)怏w的氛圍中進(jìn)行。例如，含氮?dú)夥罩械牡入x子體處理可以在n2氣氛中進(jìn)行。含氮?dú)夥者€可以包括惰性氣體，諸如ar、he、kr等。

含氮?dú)夥罩械牡入x子體處理或熱處理可以在約300℃至約1000℃的溫度進(jìn)行，例如約400℃至約450℃。

在一些其它示例實(shí)施方式，為了形成組分變化的導(dǎo)電的阻擋膜150a，覆蓋金屬硅化物膜140的導(dǎo)電的阻擋膜150可以在含氫氣氛中經(jīng)受等離子體處理或熱處理。這里，還原反應(yīng)可以在導(dǎo)電的阻擋膜150中發(fā)生，因而，可以減少滲入導(dǎo)電的阻擋膜150中的雜質(zhì)諸如氧的量。

在一些示例實(shí)施方式中，含氫氣氛可以是包括h2氣體的氣氛。在一些其它示例實(shí)施方式，含氫氣氛可以是包括h2氣體和惰性氣體諸如ar、he、kr等的氣氛。

在含氫氣氛中的等離子體處理或熱處理可以在約300℃至約1000℃的溫度進(jìn)行，例如約400℃至約450℃。

在一些示例實(shí)施方式中，為了形成組分變化的導(dǎo)電的阻擋膜150a，導(dǎo)電的阻擋膜150可以在含氮?dú)夥?、含氫氣氛或其組合中經(jīng)受等離子體處理。這里，在進(jìn)行等離子體處理的同時(shí)，基板110上的氣氛152(其可以是含氮和/或含氫的氣氛)可以通過施加幾百w至幾十kw的rf電源功率到其上而保持在等離子體狀態(tài)。例如，為了保持氣氛152在等離子體狀態(tài)，約1000w至約10kw的rf電源功率可以被施加到氣氛152。此外，氣氛152可以保持在約1mtorr至約10torr的壓力。

在一些示例實(shí)施方式中，含氮和/或含氫的氣氛中的等離子體處理可以利用以直流等離子體形式激活的氣體進(jìn)行。在一些其它示例實(shí)施方式中，含氮和/或含氫的氣氛中的等離子體處理可以利用以遠(yuǎn)距離的等離子體形式激活的氣體進(jìn)行。

加熱器可以用于含氮和/或含氫的氣氛中的熱處理。

在含氮和/或含氫的氣氛中的等離子體處理或熱處理可以進(jìn)行幾秒至幾分鐘，而不限于此。進(jìn)行等離子體處理或熱處理的時(shí)長(zhǎng)可以取決于氣氛152的溫度、壓力、氣體流速等而被適當(dāng)?shù)剡x擇。

在一些其它示例實(shí)施方式，為了形成組分變化的導(dǎo)電的阻擋膜150a，可以使用紫外(uv)輻射。例如，導(dǎo)電的阻擋膜150可以暴露到具有約280nm至約380nm的波長(zhǎng)的uv輻射達(dá)幾分鐘至幾十分鐘，從而減少滲入導(dǎo)電的阻擋膜150中的雜質(zhì)諸如氧的量。

在一些示例實(shí)施方式中，參照?qǐng)D12a和12b描述的形成金屬硅化物膜140的工藝和參照?qǐng)D13a和13b描述的形成組分變化的導(dǎo)電的阻擋膜150a的工藝可以原位地進(jìn)行，而不破壞這些工藝之間的真空。在一些示例實(shí)施方式中，為了形成金屬硅化物膜140和組分變化的導(dǎo)電的阻擋膜150a，可以使用如以下參照?qǐng)D22至圖24描述的集成電路器件制造裝置400。

圖14a至圖17b是用于說明在組分變化的導(dǎo)電的阻擋膜150a上形成填充接觸孔ch的金屬插塞160p的工藝的截面圖。

首先，參照?qǐng)D14a和14b，金屬籽層162可以形成在組分變化的導(dǎo)電的阻擋膜150a上。

金屬籽層162可以形成為不連續(xù)地延伸，使得金屬籽層162部分地覆蓋導(dǎo)電的阻擋膜150a的上表面。因此，導(dǎo)電的阻擋膜150a的表面的一些部分可以通過金屬籽層162上的多個(gè)開口162h暴露。

金屬籽層162可以用來改善導(dǎo)電的阻擋膜150a和在隨后的工藝中形成在導(dǎo)電的阻擋膜150a上的金屬填充層164(見圖15a和15b)之間的附著。

在一些示例實(shí)施方式中，金屬籽層162可以包括co、w、cu、ag、au、al、ni、pt或其組合。在一些示例實(shí)施方式中，為了形成金屬籽層162，可以使用pvd、cvd或ald工藝。例如，pvd工藝可以用于形成金屬籽層162。

在一些示例實(shí)施方式中，可以省略形成金屬籽層162的工藝。

參照?qǐng)D15a和15b，填充接觸孔ch(見圖14a和14b)的金屬填充層164可以形成在金屬籽層162上。

金屬填充層164可以包括co、w、cu、ag、au、al、ni、pt或其組合。在一些示例實(shí)施方式中，為了形成金屬填充層164，可以使用pvd、cvd或ald工藝。例如，cvd工藝可以用于形成金屬填充層164。

在一些示例實(shí)施方式中，金屬填充層164可以包括co。包括co的金屬填充層164可以通過cvd或金屬有機(jī)cvd(mocvd)工藝形成。為了形成金屬填充層164，可以使用各種co前驅(qū)體。例如，金屬填充層164可以通過利用c12h10o6co2(二鈷(六羰基)叔丁基乙炔)或co2(co)6[hcc(ch3)3](二鈷六羰基叔丁基乙炔)作為co前驅(qū)體而形成。在用于形成金屬填充層164的mocvd工藝時(shí)，ar或h2氣體可以與co前驅(qū)體結(jié)合使用。用于形成金屬填充層164的cvd工藝可以在約200℃至約500℃進(jìn)行。

參照?qǐng)D16a和16b，金屬籽層162和金屬填充層164可以通過退火其中形成金屬籽層162和金屬填充層164的所得產(chǎn)物(見圖15a和15b)而被回流。

用于回流的退火工藝可以在約200℃至約500℃的溫度在ar或h2氣氛中進(jìn)行。通過退火，金屬籽層162和金屬填充層164可以被回流以成一體。因此，填充接觸孔ch的金屬插塞用途的導(dǎo)電層160可以在導(dǎo)電的阻擋膜150a上獲得。

在一些示例實(shí)施方式中，包括co的金屬插塞用途的導(dǎo)電層160可以通過利用co形成金屬籽層162和金屬填充層164的每個(gè)而形成。包括co的金屬插塞用途的導(dǎo)電層160可以提供具有相對(duì)低的接觸電阻的接觸結(jié)構(gòu)，即使在具有相對(duì)小的臨界尺寸(cd)的接觸孔ch中。此外，當(dāng)形成包括co的金屬插塞用途的導(dǎo)電層160時(shí)，可以降低待形成的接觸插塞cp的接觸電阻，即使當(dāng)導(dǎo)電的阻擋膜150具有如參照?qǐng)D11a和11b所述的相對(duì)薄的厚度時(shí)。導(dǎo)電的阻擋膜150也可以保持在優(yōu)良的狀態(tài)而不被損傷或消耗。例如，導(dǎo)電的阻擋膜150可以具有約至約的相對(duì)薄的厚度。

導(dǎo)電的阻擋膜150a，其是通過在含氮和/或含氫的氣氛中進(jìn)行導(dǎo)電的阻擋膜150的等離子體處理或熱處理或者如參照?qǐng)D13a和13b所述地進(jìn)行導(dǎo)電的阻擋膜150的uv輻射處理而獲得的所得產(chǎn)物，可以沒有諸如氧的雜質(zhì)，或可以包括可忽略的量的雜質(zhì)諸如氧。因此，可以改善導(dǎo)電的阻擋膜150a和其上的金屬插塞用途的導(dǎo)電層160之間的附著力，因此能夠獲得具有相對(duì)低的電阻和相對(duì)高的可靠性的接觸結(jié)構(gòu)。

參照?qǐng)D17a和圖17b，在其中形成金屬插塞用途的導(dǎo)電層160(見圖16a和16b)的所得產(chǎn)物可以經(jīng)受平坦化，直到暴露層間電介質(zhì)136的頂表面。例如，可以去除金屬插塞用途的導(dǎo)電層160、導(dǎo)電的阻擋膜150a和金屬膜130的存在于接觸孔ch之外的部分。

化學(xué)機(jī)械拋光(cmp)工藝可以用于平坦化，而不限于此。

金屬插塞160p、導(dǎo)電的阻擋膜150a、金屬硅化物膜140和金屬膜130可以構(gòu)成填充接觸孔ch的接觸插塞cp，其中金屬插塞160p對(duì)應(yīng)于金屬插塞用途的導(dǎo)電層160的保留在接觸孔ch中的部分，導(dǎo)電的阻擋膜150a圍繞接觸孔ch中的金屬插塞160p的側(cè)壁和底表面，并且金屬膜130在沿金屬插塞160p的延伸方向的z方向上從金屬硅化物膜140延伸并圍繞導(dǎo)電的阻擋膜150a的外側(cè)壁。

由于通過參照?qǐng)D3a至17b描述的示例工藝獲得的集成電路器件表現(xiàn)出在接觸插塞cp中包括的導(dǎo)電的阻擋膜150a和其上的金屬插塞160p之間的改善的附著力，所以能夠獲得具有相對(duì)低的電阻和相對(duì)高的可靠性的接觸結(jié)構(gòu)。因此，可以降低源/漏區(qū)域120和接觸插塞cp之間的接觸電阻。

圖18是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法的截面圖。在圖18b中，與圖3a至圖17b中相同的附圖標(biāo)記表示相同的構(gòu)件，在下文將省略其細(xì)節(jié)。

參照?qǐng)D18，在如參照?qǐng)D3a至14b所述地進(jìn)行工藝直到金屬籽層162形成在組分變化的導(dǎo)電的阻擋膜150a上之后，所得產(chǎn)物，其中導(dǎo)電的阻擋膜150a的部分通過金屬籽層162的所述多個(gè)開口162h暴露，可以經(jīng)受在包括氮和氫的至少一種的后處理氣氛252中的后處理。

在一些示例實(shí)施方式中，為了進(jìn)行后處理，其中形成金屬籽層162的所得產(chǎn)物可以在包括含氮?dú)怏w的后處理氣氛252中經(jīng)受等離子體處理或熱處理。因此，通過金屬籽層162中的所述多個(gè)開口162h暴露的導(dǎo)電的阻擋膜150a的表面可以暴露于后處理氣氛252。因此，導(dǎo)電的阻擋膜150a中的氮含量可以由于在后處理氣氛252中包括的含氮?dú)怏w而進(jìn)一步增加，并且如果雜質(zhì)(例如，氧)保留在導(dǎo)電的阻擋膜150a中，這樣的雜質(zhì)可以由于后處理氣氛252而被去除。

在一些示例實(shí)施方式中，為了進(jìn)行后處理，在其中形成金屬籽層162的所得產(chǎn)物可以在包括含氫氣體的后處理氣氛252中經(jīng)受等離子體處理或熱處理。這里，導(dǎo)電的阻擋膜150a可以通過金屬籽層162中的所述多個(gè)開口162h暴露到后處理氣氛252。因此，如果雜質(zhì)(例如，氧)保留在導(dǎo)電的阻擋膜150a中，則這樣的雜質(zhì)可以由于后處理氣氛252而被去除。

在一些示例實(shí)施方式中，為了進(jìn)行后處理，其中形成金屬籽層162的所得產(chǎn)物可以經(jīng)受uv輻射處理。

參照?qǐng)D18描述的后處理氣氛252可以是包括氮和氫的至少一種的氣氛，與參照?qǐng)D13a和13b描述的氣氛152相同或相似。在一些示例實(shí)施方式中，為了進(jìn)行在其中形成金屬籽層162的所得產(chǎn)物的后處理，所得產(chǎn)物可以在包括氮和氫的至少一種的氣氛中經(jīng)受等離子體處理、熱處理和/或uv輻射處理。

接下來，進(jìn)行參照?qǐng)D15a至圖17b描述的工藝，從而制造集成電路器件。

圖19是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法的截面圖。在圖19中，與圖3a至圖17b中相同的附圖標(biāo)記表示相同的構(gòu)件，在下文將省略其細(xì)節(jié)。

參照?qǐng)D19，在如參照?qǐng)D3a至11b所述地進(jìn)行工藝直到形成覆蓋接觸孔ch的內(nèi)壁的導(dǎo)電的阻擋膜150之后，并且在進(jìn)行參照?qǐng)D12a至12b描述的形成金屬硅化物膜140的工藝之前，其中形成導(dǎo)電的阻擋膜150的所得產(chǎn)物可以在包括氮和氫的至少一種的預(yù)處理氣氛254中經(jīng)受預(yù)處理。

在一些示例實(shí)施方式中，為了進(jìn)行預(yù)處理，其中形成導(dǎo)電的阻擋膜150的所得產(chǎn)物可以在包括含氮?dú)怏w的預(yù)處理氣氛254中經(jīng)受等離子體處理或熱處理。因此，導(dǎo)電的阻擋膜150可以暴露于預(yù)處理氣氛254。因此，導(dǎo)電的阻擋膜150中的氮含量可以由于在預(yù)處理氣氛254中包括的含氮?dú)怏w而增加，并且可以消除在形成導(dǎo)電的阻擋膜150的工藝期間可能滲入并保留在導(dǎo)電的阻擋膜150中的雜質(zhì)(例如氧)的至少一些。

在一些示例實(shí)施方式中，為了進(jìn)行預(yù)處理，其中形成導(dǎo)電的阻擋膜150的所得產(chǎn)物可以在包括含氫氣體的預(yù)處理氣氛254中經(jīng)受等離子體處理或熱處理。這里，由于導(dǎo)電的阻擋膜150暴露于預(yù)處理氣氛254，所以可以消除在形成導(dǎo)電的阻擋膜150的工藝期間可能滲入并保留在導(dǎo)電的阻擋膜150中的雜質(zhì)(例如氧)的至少一些。

在一些示例實(shí)施方式中，為了進(jìn)行預(yù)處理，其中形成導(dǎo)電的阻擋膜150的所得產(chǎn)物可以經(jīng)受uv輻射處理。

參照?qǐng)D19描述的預(yù)處理氣氛254可以是包括氮和氫的至少一種的氣氛，與參照?qǐng)D13a和13b描述的氣氛152相同或相似。在一些示例實(shí)施方式中，為了進(jìn)行其中形成導(dǎo)電的阻擋膜150的所得產(chǎn)物的預(yù)處理，所得產(chǎn)物可以在包括氮和氫的至少一種的氣氛中經(jīng)受等離子體處理、熱處理和/或uv輻射處理。

接下來，可以進(jìn)行參照?qǐng)D12a至17b描述的工藝或參照?qǐng)D18描述的工藝，從而制造集成電路器件。

圖20a至圖20c是為了說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法而按照工藝次序示出的截面圖。在圖20a至20c中，與圖1至19中相同的附圖標(biāo)記表示相同的構(gòu)件，在下文將省略其細(xì)節(jié)。

參照?qǐng)D20a，在如參照?qǐng)D3a至9b描述地形成穿過層間電介質(zhì)136和柵極間電介質(zhì)132的接觸孔ch之后，可以形成覆蓋源/漏區(qū)域120的凹陷部分120r的局部金屬膜230。

在一些示例實(shí)施方式中，構(gòu)成局部金屬膜230的材料可以是與參照?qǐng)D10a和10b的金屬膜130相同的膜。

在一些示例實(shí)施方式中，局部金屬膜230可以利用pvd工藝形成。局部金屬膜230可以形成為覆蓋源/漏區(qū)域120的頂表面和層間電介質(zhì)136的頂表面。柵極間電介質(zhì)132的側(cè)壁的至少一部分和層間電介質(zhì)136的至少一部分可以不用局部金屬膜230覆蓋。因此，在形成局部金屬膜230之后，對(duì)應(yīng)于接觸孔ch內(nèi)部的側(cè)壁的柵極間電介質(zhì)132和層間電介質(zhì)136可以被暴露。

形成局部金屬膜230的工藝可以通過利用與如參照?qǐng)D10a和10b描述的形成金屬膜130的工藝相同或相似的工藝形成。然而，工藝條件可以被控制以使得期望的臺(tái)階覆蓋性質(zhì)在形成局部金屬膜230的工藝中獲得。

在一些示例實(shí)施方式中，在接觸孔ch如參照?qǐng)D9a和9b所述地形成之后，源/漏區(qū)域120的暴露表面可以被清潔，從而從源/漏區(qū)域120的暴露表面除去不期望的材料，諸如自然氧化物膜。此外，在源/漏區(qū)域120的表面被清潔之后，形成局部金屬膜230的工藝可以根據(jù)參照?qǐng)D20a描述的方法原位地進(jìn)行，而不破壞真空。

在一些示例實(shí)施方式中，為了分散局部金屬膜230在凹陷部分120r中的部分使得局部金屬膜230充分地覆蓋源/漏區(qū)域120的頂表面，局部金屬膜230可以經(jīng)受再濺射工藝。例如，通過濺射工藝形成的局部金屬膜230可以經(jīng)受使用ar的第二濺射(例如，再濺射)。在再濺射工藝期間，可以除去可能保留在局部金屬膜230的表面上的異物，諸如自然氧化物膜等。

在一些示例實(shí)施方式中，形成局部金屬膜230的工藝和局部金屬膜230上的再濺射工藝可以原位地進(jìn)行，而不破壞這些工藝之間的真空。

參照?qǐng)D20b，使用與參照?qǐng)D11a和11b描述的方法相同或類似的方法，覆蓋接觸孔ch的內(nèi)壁的導(dǎo)電的阻擋膜150可以形成在其中形成局部金屬膜230的所得產(chǎn)物上。

導(dǎo)電的阻擋膜150可以形成為覆蓋局部金屬膜230的暴露表面和接觸孔ch的內(nèi)壁。導(dǎo)電的阻擋膜150可以直接接觸限定接觸孔ch的柵極間電介質(zhì)312和層間電介質(zhì)136。

參照?qǐng)D20c，使用與參照?qǐng)D12a和12b描述的方法相同或類似的方法，金屬硅化物膜140可以通過在導(dǎo)電的阻擋膜150暴露于硅化氣氛的同時(shí)使用硅化氣氛進(jìn)行局部金屬膜230的至少一部分的硅化而形成。

接下來，進(jìn)行如參照?qǐng)D13a至17b描述的工藝，從而制造集成電路器件。

圖21a至21c是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件的圖，圖21a是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的集成電路器件300的布局圖，圖21b是集成電路器件300的沿圖21a的線b-b'截取的截面圖，圖21c是集成電路器件300的沿圖21a的線c-c'截取的截面圖。在圖21a至21c中，與圖1a至20c中相同的附圖標(biāo)記表示相同的構(gòu)件，在下文將省略其細(xì)節(jié)。

圖21a至21c所示的集成電路器件300具有與參照?qǐng)D1a至1c描述的集成電路器件100大部分相同或類似的配置。此外，集成電路器件300包括在基板110上彼此平行地延伸的多個(gè)鰭形有源區(qū)fa，多條柵線gl在第二方向(y方向)上彼此平行地延伸，同時(shí)與所述多個(gè)鰭形有源區(qū)fa交叉。

源/漏區(qū)域120可以在所述多條柵線gl的每個(gè)的兩側(cè)形成在所述多個(gè)鰭形有源區(qū)fa的每個(gè)中。

延伸的接觸插塞ecp可以在第二方向(y方向)上延伸跨過從所述多個(gè)鰭形有源區(qū)fa當(dāng)中選擇的至少兩個(gè)鰭形有源區(qū)fa。圖21a至圖21c示出一示例結(jié)構(gòu)，其中延伸的接觸插塞ecp(例如，單個(gè)延伸的接觸插塞ecp)形成在兩個(gè)相鄰的鰭形有源區(qū)fa上，使得該兩個(gè)相鄰的鰭形有源區(qū)fa中的多個(gè)源/漏區(qū)域120電連接到彼此。然而，本發(fā)明構(gòu)思不限于圖21a至圖21c所示的示例結(jié)構(gòu)。例如，延伸的接觸插塞ecp可以形成在彼此平行地延伸的三個(gè)或更多的鰭形有源區(qū)fa上，使得延伸的接觸插塞ecp在與三個(gè)或更多鰭形有源區(qū)fa交叉的方向上延伸。

延伸的接觸插塞ecp可以在垂直于基板110的主平面(x-y平面)的第三方向(z方向)上在源/漏區(qū)域120的頂表面上從凹陷部分120r的內(nèi)部延伸。延伸的接觸插塞ecp可以在平行于主平面的方向上延伸穿過層間電介質(zhì)136和柵極間電介質(zhì)132，使得接觸插塞ecp在所述多個(gè)源/漏區(qū)域120上延伸(并電連接到所述多個(gè)源/漏區(qū)域120)。

延伸的接觸插塞ecp可以被柵極間電介質(zhì)132和層間電介質(zhì)136圍繞，從而與其它周圍的導(dǎo)電區(qū)域絕緣。延伸的接觸插塞ecp的細(xì)節(jié)與參照?qǐng)D1a至圖20c描述的接觸插塞cp的細(xì)節(jié)相同或相似。

為了制造作為示例在圖21a至21c中示出的集成電路器件，可以進(jìn)行與參照?qǐng)D9a和9b描述的工藝相同或類似的工藝，除了用于形成延伸的接觸孔ech的工藝之外。在圖9a和9b中，形成暴露一個(gè)源/漏區(qū)域120的接觸孔ch。在圖21a至21c中，沿y方向具有相對(duì)寬的寬度的延伸的接觸孔ech可以形成為使得多個(gè)源/漏區(qū)域120通過接觸孔ech的底表面暴露。接下來，可以進(jìn)行參照?qǐng)D10a至17b描述的工藝，從而制造集成電路器件300。

盡管至此已經(jīng)參照?qǐng)D1a至圖21c描述了具有示例結(jié)構(gòu)的集成電路器件100、200、300以及其示例制造方法，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以進(jìn)行各種改變和變型而沒有脫離本發(fā)明構(gòu)思的精神和范圍。

盡管已經(jīng)參照?qǐng)D1a至圖21c描述了包括包含三維構(gòu)造的溝道的finfet的集成電路器件以及其制造方法，但是本發(fā)明構(gòu)思不限于此。例如，本領(lǐng)域技術(shù)人員將理解，包括具有根據(jù)本發(fā)明構(gòu)思的特征的平面mosfet的集成電路器件以及其制造方法可以通過進(jìn)行各種改變和變型而提供，而沒有脫離本發(fā)明構(gòu)思的精神和范圍。

圖22是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的一示例集成電路器件制造裝置400的主要配置的示意平面圖。

參照?qǐng)D22，集成電路器件制造裝置400可以包括能夠容納其中多個(gè)基板w的盒414的多個(gè)裝載互鎖室(loadlockchamber)410、能夠?qū)鍂進(jìn)行某些半導(dǎo)體器件制造工藝的多個(gè)工藝腔室420以及傳送室430。

傳送室430可以包括傳送基板w的機(jī)器手臂432，并可以與所述多個(gè)工藝腔室420和所述多個(gè)裝載互鎖室410連通。集成電路器件制造裝置400還可以包括在一個(gè)方向上對(duì)準(zhǔn)基板w的對(duì)準(zhǔn)腔室440，基板w將在工藝腔室420中經(jīng)受某些半導(dǎo)體器件制造工藝。

集成電路器件制造裝置400包括群集工具(clustertool)，其中所述多個(gè)裝載互鎖室410、所述多個(gè)工藝腔室420和對(duì)準(zhǔn)腔室440布置在傳送室430周圍并連接到傳送室430。

所述多個(gè)工藝腔室420可以配置為能夠進(jìn)行用于從基板w除去異物諸如濕氣或雜質(zhì)的脫氣工藝的脫氣腔室。

圖23是用于說明工藝腔室420a的主要配置的圖，工藝腔室420a可以構(gòu)成圖22所示的集成電路器件制造裝置400的多個(gè)工藝腔室420中的至少一個(gè)。

參照?qǐng)D23，在工藝腔室420a中，可以對(duì)基板w進(jìn)行ald、cvd、pvd、uv處理、蝕刻、脫氣、清潔或退火工藝。

工藝腔室420a可以包括等離子體發(fā)生器422。等離子體發(fā)生器422可以布置在從供氣單元424供應(yīng)的反應(yīng)氣體或前驅(qū)體氣體的供應(yīng)路徑中，并可以配置為提供直流等離子體。

等離子體發(fā)生器422可以包括分別布置在工藝腔室420a的上側(cè)和下側(cè)的電源電極和接地電極。用于形成等離子體的電場(chǎng)可以通過電源電極和接地電極形成。工藝腔室420a提供用于形成等離子體的空間sp。從供氣單元424注入到工藝腔室420a中的氣體通過形成在電源電極和接地電極之間的電場(chǎng)而形成等離子體，形成的等離子體粒子可以被提供到基板w上。如這里所用的，術(shù)語“等離子體粒子”包括由于氣體激發(fā)到等離子態(tài)而產(chǎn)生的粒子，諸如基團(tuán)(radical)、離子等，所述基團(tuán)為中性粒子。

等離子體發(fā)生器422可以配置為提供直流等離子體到基板w。供氣單元424可以供應(yīng)反應(yīng)氣體，例如期望用于生成參照?qǐng)D13a和13b描述的氣氛152、參照?qǐng)D18描述的后處理氣氛252和/或參照?qǐng)D19描述的預(yù)處理氣氛254的含氮?dú)怏w和/或含氫氣體。此外，反應(yīng)氣體可以在等離子體發(fā)生器422中分解，并被直接提供到基板w。

在一些示例實(shí)施方式中，利用工藝腔室420a，可以進(jìn)行在參照?qǐng)D13a和13b描述的氣氛152中的處理工藝、在參照?qǐng)D18描述的后處理氣氛252中的后處理工藝和/或在參照?qǐng)D19描述的預(yù)處理氣氛254中的預(yù)處理工藝。

圖24是用于說明工藝腔室420b的主要配置的圖，工藝腔室420b可以構(gòu)成圖22所示的集成電路器件制造裝置400中包括的多個(gè)工藝腔室420中的至少一個(gè)。

參照?qǐng)D24，工藝腔室420b可以用于進(jìn)行脫氣、熱處理或等離子體處理工藝。工藝腔室420b可以從其外部被密封，以除去保留在基板w上的異物諸如濕氣、雜質(zhì)等，從而提供獨(dú)立的空間。

工藝腔室420b可以包括：加熱器452，用于加熱基板w到相對(duì)高的溫度，例如約300℃至約500℃的溫度；轉(zhuǎn)動(dòng)卡盤(rotationchuck)454，配置為使基板w旋轉(zhuǎn)并布置在工藝腔室420b的下部分中對(duì)應(yīng)于加熱器452的位置；以及晶片保持架458，用于從轉(zhuǎn)動(dòng)卡盤454升起基板w。晶片保持架458可以包括能夠支撐基板w的多個(gè)銷456。

晶片保持架458可以降低裝載于其上的基板w以被安全地安裝在轉(zhuǎn)動(dòng)卡盤454上。安全地安裝在轉(zhuǎn)動(dòng)卡盤454上的基板w可以被加熱器452加熱。

加熱器452可以加熱基板w至脫氣所需的溫度，從而將吸附到基板w上或包括在基板w中的異物諸如濕氣、雜質(zhì)等排出到基板w外面。在一些示例實(shí)施方式中，加熱器452可以包括以規(guī)則間隔布置的多個(gè)加熱燈。所述多個(gè)加熱燈可以利用例如從所述多個(gè)加熱燈外部施加的電源電壓來加熱工藝腔室420b內(nèi)部的基板w至從約300℃至約500℃的范圍中選擇的期望排氣溫度。在一些示例實(shí)施方式中，加熱器452可以包括加熱器，在加熱器中，線圈利用由于通過施加電力到電熱導(dǎo)線引起的電流而導(dǎo)致的熱發(fā)射來發(fā)熱。

真空排氣裝置470可以連接到工藝腔室420b。真空排氣裝置470可以使工藝腔室420b的內(nèi)部減壓并允許工藝腔室420b的內(nèi)部保持在真空狀態(tài)。真空排氣裝置470可以包括：排氣管線472、474，其可以與工藝腔室420b連通使得工藝腔室420b內(nèi)部的氣體被排放到工藝腔室420b的外部；以及低真空泵476和高真空泵478，其分別連接到排氣管線472、474。

供氣單元480和遠(yuǎn)距離的等離子體源490可以連接到工藝腔室420b，遠(yuǎn)距離的等離子體源490連接到從供氣單元480到工藝腔室420b的供氣路徑的中間。遠(yuǎn)距離等離子體源490可以布置在用于供應(yīng)活性的遠(yuǎn)距離的等離子體源到工藝腔室420b內(nèi)部的基板w上的適當(dāng)位置。工藝氣體，例如期望用于生成參照?qǐng)D13a和13b描述的氣氛152、參照?qǐng)D18描述的后處理氣氛252和/或參照?qǐng)D19描述的預(yù)處理氣氛254的含氮?dú)怏w和/或含氫氣體，可以從供氣單元480提供到遠(yuǎn)距離的等離子體源490。此外，反應(yīng)氣體可以在遠(yuǎn)距離的等離子體源490中分解，并傳送到基板w。

在一些示例實(shí)施方式中，利用工藝腔室420b，可以進(jìn)行在參照?qǐng)D13a和13b描述的氣氛152中的處理工藝、在參照?qǐng)D18描述的后處理氣氛252中的后處理工藝和/或在參照?qǐng)D19描述的預(yù)處理氣氛254中的預(yù)處理工藝。

再次參照?qǐng)D22，基板w可以通過傳送室430從裝載互鎖室410傳送到所述多個(gè)工藝腔室420中的任一個(gè)。傳送到所述一個(gè)工藝腔室420的基板w可以通過傳送室430被傳送到另一工藝腔室420或裝載互鎖室410。

集成電路器件制造裝置400可以包括圖24所示的真空排氣裝置470。通過真空排氣裝置470，真空氣氛可以保持在裝載互鎖室410、所述多個(gè)工藝腔室420和傳送室430的每個(gè)中。

所述多個(gè)工藝腔室420可以被用作pvd腔室、cvd腔室、等離子體處理腔室和uv處理腔室。

在一些示例實(shí)施方式中，等離子體處理腔室可以配置為包括如圖23所示的等離子體發(fā)生器422的工藝腔室420a。在一些示例實(shí)施方式中，cvd、ald或pvd工藝可以在工藝腔室420a中進(jìn)行。

在一些示例實(shí)施方式中，等離子體處理腔室可以配置為包括如圖24所示的遠(yuǎn)距離的等離子體源490的工藝腔室420b。

uv輻射源可以連接到所述多個(gè)工藝腔室420當(dāng)中的用作uv處理腔室的腔室。例如，uv輻射源可以是與其不同類型的uv燈、uv激光器、uv電子束器件或uv輻射器件。

在一些示例實(shí)施方式中，參照?qǐng)D3a至17b描述的制造集成電路器件的方法、參照?qǐng)D18描述的制造集成電路器件的方法、參照?qǐng)D19描述的制造集成電路器件的方法和參照?qǐng)D20a至20c描述的制造集成電路器件的方法的每個(gè)可以利用參照?qǐng)D22至24描述的集成電路器件制造裝置400進(jìn)行。例如，參照?qǐng)D10a和10b描述的形成金屬膜130的工藝、參照?qǐng)D11a和11b描述的形成導(dǎo)電的阻擋膜150的工藝、參照?qǐng)D12a和12b描述的形成金屬硅化物膜140的工藝、參照?qǐng)D13a和13b描述的形成組分變化的導(dǎo)電的阻擋膜150a的工藝、參照?qǐng)D14a和14b描述的形成金屬籽層162的工藝、參照?qǐng)D15a和15b描述的形成金屬填充層164的工藝、參照?qǐng)D16和16b描述的回流工藝、參照?qǐng)D18所述的其中形成金屬籽層162的所得產(chǎn)物的后處理工藝以及參照?qǐng)D19描述的導(dǎo)電的阻擋膜150的預(yù)處理工藝可以利用參照?qǐng)D22至24描述的集成電路器件制造裝置400進(jìn)行。

利用圖22所示的集成電路器件制造裝置400，各種工藝可以在所述多個(gè)工藝腔室420中原位地連續(xù)進(jìn)行，而不破壞真空。

在一些示例實(shí)施方式中，從通過pvd工藝形成金屬膜(例如圖10a和10b所示的金屬膜130或圖20a所示的局部金屬膜230)的第一工藝、通過cvd工藝形成導(dǎo)電的阻擋膜(例如，圖11a和11b所示的導(dǎo)電的阻擋膜150或圖20b所示的導(dǎo)電的阻擋膜150)的第二工藝、通過在導(dǎo)電的阻擋膜150暴露于硅化氣氛的同時(shí)利用硅化氣氛進(jìn)行金屬膜130的至少一部分的硅化而形成金屬硅化物膜140的第三工藝、以及通過對(duì)導(dǎo)電的阻擋膜150進(jìn)行等離子體處理、熱處理或uv處理而形成組分變化的導(dǎo)電的阻擋膜150a的第四工藝當(dāng)中選擇的至少兩個(gè)連續(xù)的工藝可以在集成電路器件制造裝置400中連續(xù)地進(jìn)行，而不破壞真空。

圖25是用于說明根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法的流程圖。

參照?qǐng)D25，在工藝510中，電介質(zhì)可以形成在具有導(dǎo)電區(qū)域的基板上。

在一些示例實(shí)施方式中，為了進(jìn)行工藝510，利用如參照?qǐng)D3a至8b描述的方法，可以進(jìn)行工藝，直到柵極間電介質(zhì)132和層間電介質(zhì)136形成在其中形成源/漏區(qū)域120的基板110上。在工藝510中，導(dǎo)電區(qū)域可以對(duì)應(yīng)于源/漏區(qū)域120。

在工藝520中，可以形成穿過電介質(zhì)并暴露導(dǎo)電區(qū)域的接觸孔。

在一些示例實(shí)施方式中，為了進(jìn)行工藝520，利用如參照?qǐng)D9a至9b描述的方法，穿過層間電介質(zhì)136和柵極間電介質(zhì)132的接觸孔ch可以通過順序地蝕刻層間電介質(zhì)136和柵極間電介質(zhì)132而形成。

在工藝530中，其中形成接觸孔的基板可以被清潔。

在一些示例實(shí)施方式中，為了進(jìn)行工藝530，利用如參照?qǐng)D9a至9b描述的方法，其中形成接觸孔ch的基板110可以被清潔。

在工藝540中，接觸導(dǎo)電區(qū)域的金屬膜可以形成在接觸孔中。

在一些示例實(shí)施方式中，為了進(jìn)行工藝540，利用如參照?qǐng)D10a至10b描述的方法，接觸源/漏區(qū)域120的金屬膜130可以形成在接觸孔ch中。

在工藝550中，覆蓋接觸孔的內(nèi)壁的導(dǎo)電的阻擋膜可以形成在金屬膜上。

在一些示例實(shí)施方式中，為了進(jìn)行工藝550，利用如參照?qǐng)D11a至11b描述的方法，覆蓋在接觸孔ch內(nèi)部和外部的金屬膜130的導(dǎo)電的阻擋膜150可以形成。

在一些示例實(shí)施方式中，工藝540和工藝550可以在圖22所示的集成電路器件制造裝置400中原位地連續(xù)進(jìn)行，而不破壞真空。

在工藝560中，金屬硅化物膜可以通過在導(dǎo)電的阻擋膜暴露到硅化氣氛的同時(shí)利用硅化氣氛進(jìn)行金屬膜的至少一部分的硅化而形成。

在一些示例實(shí)施方式中，為了進(jìn)行工藝560，利用參照?qǐng)D12a至12b描述的方法，金屬硅化物膜140可以通過在導(dǎo)電的阻擋膜150暴露到硅化氣氛的同時(shí)，利用硅化氣氛進(jìn)行金屬膜130的至少一部分的硅化而形成。

在一些示例實(shí)施方式中，工藝550和工藝560可以在圖22所示的集成電路器件制造裝置400中原位地連續(xù)進(jìn)行，而不破壞真空。在一些示例實(shí)施方式中，工藝550和工藝560可以在相同的腔室中進(jìn)行。

在工藝570中，組分變化的導(dǎo)電的阻擋膜可以通過在包括包含多個(gè)工藝腔室的群集工具的裝置中在包括氮和氫的至少一種的氣氛中處理覆蓋金屬硅化物膜的導(dǎo)電的阻擋膜而形成。

在一些示例實(shí)施方式中，群集工具可以配置為參照?qǐng)D22至24描述的集成電路器件制造裝置400。

在一些示例實(shí)施方式中，為了進(jìn)行工藝570，利用如參照?qǐng)D13a至13b描述的方法，組分變化的導(dǎo)電的阻擋膜150a可以通過在包括氮原子和氫原子的至少一種的氣氛152中處理覆蓋金屬硅化物膜140的導(dǎo)電的阻擋膜150(見圖12a和12b)而形成。

在一些示例實(shí)施方式中，為了進(jìn)行工藝570，可以使用從圖22所示的集成電路器件制造裝置400中包括的所述多個(gè)工藝腔室420當(dāng)中選擇的至少一個(gè)工藝腔室420。所述多個(gè)工藝腔室420當(dāng)中的執(zhí)行工藝570的腔室可以是等離子體處理腔室、熱處理腔室或uv處理腔室。例如，進(jìn)行工藝570的腔室可以是圖23所示的工藝腔室420a或圖24所示的工藝腔室420b。

在一些示例實(shí)施方式中，工藝560和工藝570可以在圖22所示的集成電路器件制造裝置400中原位地連續(xù)進(jìn)行，而不破壞真空。

在工藝580中，利用包括群集工具的裝置，填充接觸孔的金屬插塞可以形成在組分變化的導(dǎo)電的阻擋膜上。

在一些示例實(shí)施方式中，為了進(jìn)行工藝580，利用參照?qǐng)D14a至17b描述的方法，填充接觸孔ch的金屬插塞160p可以形成在組分變化的導(dǎo)電的阻擋膜150a上。

在一些示例實(shí)施方式中，為了進(jìn)行工藝580，可以使用從圖22所示的集成電路器件制造裝置400中包括的所述多個(gè)工藝腔室420當(dāng)中選擇的至少兩個(gè)工藝腔室420。例如，參照?qǐng)D14a和14b描述的形成金屬籽層162的工藝可以利用在所述多個(gè)工藝腔室420中包括的pvd、cvd或ald腔室進(jìn)行，參照?qǐng)D15a和15b描述的形成金屬填充層164的工藝可以利用在所述多個(gè)工藝腔室420中包括的cvd腔室進(jìn)行，參照?qǐng)D16a和16b描述的金屬籽層162和金屬填充層164的回流工藝可以在與用于形成金屬填充層164的腔室相同的腔室中進(jìn)行?；亓鞴に嚳梢酝ㄟ^加熱基板110至約200℃至約500℃的溫度而進(jìn)行。形成金屬籽層162的工藝、形成金屬填充層164的工藝和回流工藝可以利用圖22所示的集成電路器件制造裝置400連續(xù)地進(jìn)行，而不破壞真空。

在一些示例實(shí)施方式中，工藝570和工藝580可以在圖22所示的集成電路器件制造裝置400中原位地連續(xù)進(jìn)行，而不破壞真空。

圖26是描繪如隨著用于形成導(dǎo)電的阻擋膜的工藝階段測(cè)量的，按照根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的制造集成電路器件的方法形成的導(dǎo)電的阻擋膜的電阻rs的變化和導(dǎo)電的阻擋膜中氧含量的變化的曲線圖。

對(duì)于圖26的評(píng)估，導(dǎo)電的阻擋膜中的電阻rs和氧含量在以下時(shí)間點(diǎn)p1、p2和p3的每個(gè)被測(cè)量。時(shí)間點(diǎn)p1表示在參照3a至11b描述的方法中緊在形成導(dǎo)電的阻擋膜150之后(例如，在形成金屬硅化物膜140之前)的時(shí)間點(diǎn)(p1)。時(shí)間點(diǎn)p2表示在參照11a至12b描述的方法中緊在形成金屬硅化物膜140之后的時(shí)間點(diǎn)(p2)。時(shí)間點(diǎn)p3表示在參照13a至13b描述的方法中緊在形成組分變化的導(dǎo)電的阻擋膜150a之后的時(shí)間點(diǎn)(p3)。這里，為了形成組分變化的導(dǎo)電的阻擋膜150a，導(dǎo)電的阻擋膜在n2氣氛中受到等離子體處理。

從圖26的結(jié)果，盡管與緊在形成導(dǎo)電的阻擋膜150之后的那些相比，導(dǎo)電的阻擋膜中的電阻和氧含量緊在形成金屬硅化物膜140之后(p2)增大。但是導(dǎo)電的阻擋膜150中的電阻和氧含量的每個(gè)在導(dǎo)電的阻擋膜150在n2氣氛中受到等離子體處理之后(p3)減小。

如從圖26的結(jié)果可見的，在形成金屬硅化物膜140之后，覆蓋金屬硅化物膜140的導(dǎo)電的阻擋膜150在n2氣氛中受到等離子體處理。因此，導(dǎo)電的阻擋膜中的氧含量能夠減小。因此，當(dāng)金屬插塞在隨后的工藝中形成在導(dǎo)電的阻擋膜上時(shí)，可以改善導(dǎo)電的阻擋膜和金屬插塞之間的附著力，可以抑制由于兩者之間的差的附著力引起的空隙的產(chǎn)生，因此可以提供具有相對(duì)低的電阻和相對(duì)高的可靠性的接觸結(jié)構(gòu)。

圖27是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的電子器件的框圖。

參照?qǐng)D27，電子器件1000包括邏輯區(qū)域1010和存儲(chǔ)區(qū)域1020。

邏輯區(qū)域1010可以包括各種邏輯單元(該各種邏輯單元包括多個(gè)電路元件諸如晶體管、寄存器等)作為進(jìn)行期望的邏輯功能諸如計(jì)數(shù)器、緩存器等的標(biāo)準(zhǔn)單元。邏輯單元可以構(gòu)成例如與、與非、或、或非、異或(xor)、同或(xnor)、非門(inv)、加法器(add)、緩沖器(buf)、延遲(dly)、過濾器(fil)、多路復(fù)用器(mxt/mxit)、或/與/非門(oai)、與/或(ao)、與/或/非門(aoi)、d觸發(fā)器、復(fù)位觸發(fā)器、主從觸發(fā)器、鎖存器等，而不限于此。

存儲(chǔ)區(qū)域1020可以包括sram、dram、mram、rram和pram中的至少一個(gè)。

邏輯區(qū)域1010和存儲(chǔ)區(qū)域1020中的至少一個(gè)可以包括通過根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的方法制造的集成電路器件的至少一個(gè)，例如參照?qǐng)D1a至21c描述的集成電路器件100、200、300以及在沒有脫離本發(fā)明構(gòu)思的精神和范圍的情況下具有從其改變和修改的各種結(jié)構(gòu)的集成電路器件。

圖28是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的電子系統(tǒng)的框圖。

參照?qǐng)D28，電子系統(tǒng)2000包括控制器2010、輸入/輸出(i/o)裝置2020、存儲(chǔ)器2030以及接口2040，這些部件通過總線2050連接到彼此。

控制器2010可以包括微處理器、數(shù)字信號(hào)處理器和與其類似的處理器中的至少一個(gè)。輸入/輸出裝置2020可以包括鍵區(qū)、鍵盤和顯示器中的至少一個(gè)。存儲(chǔ)器2030可以用于存儲(chǔ)被控制器2010執(zhí)行的命令。例如，存儲(chǔ)器2030可以用于存儲(chǔ)用戶數(shù)據(jù)。

電子系統(tǒng)2000可以構(gòu)成無線通信裝置或能夠在無線環(huán)境中發(fā)送和/或接收信息的裝置。在電子系統(tǒng)2000中，為了通過無線通信網(wǎng)絡(luò)發(fā)送/接收數(shù)據(jù)，接口2040可以配置為無線接口。接口2040可以包括天線和/或無線收發(fā)器。在一些示例實(shí)施方式中，電子系統(tǒng)2000可以用于第三代通信系統(tǒng)的通信接口協(xié)議，諸如碼分多址(cdma)、全球移動(dòng)通信系統(tǒng)(gsm)、北美數(shù)字蜂窩(nadc)、擴(kuò)展時(shí)分多址(e-tdma)和/或?qū)拵Тa分多址(wcdma)。電子系統(tǒng)2000可以包括通過根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的方法制造的集成電路器件中的至少一個(gè)，例如參照?qǐng)D1a至21c描述的集成電路器件100、200、300以及在沒有脫離本發(fā)明構(gòu)思的精神和范圍的情況下具有從其改變和修改的各種結(jié)構(gòu)的集成電路器件。

雖然已經(jīng)參照本發(fā)明構(gòu)思的一些示例實(shí)施方式具體示出和描述了本發(fā)明構(gòu)思，但是將理解，可以在其中進(jìn)行形式和細(xì)節(jié)上的各種變化，而沒有背離權(quán)利要求書的精神和范圍。

本申請(qǐng)要求于2015年10月12日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)第10-2015-0142165的權(quán)益，其公開內(nèi)容通過引用整體結(jié)合于此。