技術(shù)編號：11679575
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明構(gòu)思涉及集成電路器件和/或制造該集成電路器件的方法，更具體地，涉及包括連接到基板的有源區(qū)的接觸插塞的集成電路器件和/或制造該集成電路器件的方法。背景技術(shù)隨著集成電路器件的超高集成以及場效應(yīng)晶體管(FET)的柵極長度的減小，為了克服平面金屬氧化物半導(dǎo)體FET(MOSFET)的元件特性的限制，正在試圖開發(fā)包括具有三維結(jié)構(gòu)的溝道的FinFET的元件。此外，隨著FinFET的特征尺寸的減小，源/漏區(qū)域和連接到源/漏區(qū)域的接觸插塞之間的接觸電阻作用為集成電路器件的寄生電阻的主要因素。因此，對于減小或...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。