相關(guān)申請的交叉引用

本申請要求2015年1月21日提交的共同擁有的美國臨時專利申請62/106,106號和非臨時專利申請14/819,159號的優(yōu)先權(quán)，其全部內(nèi)容通過引用明確地并入本文。

本公開總體上涉及集成電路器件和方法。

背景技術(shù)：

技術(shù)的進步已經(jīng)導致更小和更強大的計算設(shè)備。例如，各種便攜式個人計算設(shè)備(包括無線電話，諸如移動和智能電話、平板電腦和膝上型電腦)是小型的、重量輕的、并且容易被用戶攜帶。這些設(shè)備可以通過無線網(wǎng)絡(luò)來傳送語音和數(shù)據(jù)分組。此外，很多這樣的設(shè)備包括附加功能，諸如數(shù)字靜態(tài)相機、數(shù)字攝像機、數(shù)字記錄器和音頻文件播放器。此外，這樣的設(shè)備可以處理可執(zhí)行指令，包括可以用于訪問因特網(wǎng)的軟件應(yīng)用，諸如web瀏覽器應(yīng)用。因此，這些設(shè)備可以包括顯著的計算能力。

在計算設(shè)備中使用的集成電路(ic)器件也繼續(xù)改變和改進。隨著電子器件尺寸(例如，晶體管尺寸)的減小以及ic上的器件數(shù)目的增加，將電子器件互連變得更具挑戰(zhàn)性。例如，隨著金屬線寬度和間距的減小，金屬線的電阻增加(由于傳導截面的減小(由于金屬線的寬度減小))，并且金屬線的電容增加(由于金屬線之間的間隔減小)。增加的電阻和電容導致金屬線的電阻電容(rc)延遲增加并且限制了集成電路的性能。

技術(shù)實現(xiàn)要素：

使用鋁來形成金屬線(例如，線后道(beol)金屬線)可以減小rc延遲。例如，鋁在存在氧氣(例如o2)的情況下快速地反應(yīng)以形成(例如，自形式)氧化鋁(例如，al2o3)，其可以用作金屬線的主填充材料(例如，鋁或鋁合金)與周圍材料(例如，低k電介質(zhì)材料)之間的阻擋層(例如，自形成阻擋層)。這種自形成阻擋層可以減少對于用于形成一些金屬線材料(諸如銅(cu))的阻擋層的阻擋層/襯墊層的需要。因此，自形成阻擋層可以允許金屬線的寬度的較大部分由傳導材料(例如，主填充材料)來形成，導致相同的線寬度的傳導截面增加。

在特定方面，一種裝置包括包含鋁的第一金屬層。該裝置還可以包括包含互連結(jié)構(gòu)的第二金屬層。互連結(jié)構(gòu)包括包含鋁的第一材料層。該裝置包括包含鋁的互擴散層?；U散層緊鄰第一金屬層并且緊鄰包含鋁的第一材料層。該裝置包括包含鋁的自形成阻擋層。自形成阻擋層緊鄰電介質(zhì)層和包含鋁的第一材料層。

在特定方面，一種形成集成電路器件的方法包括在電介質(zhì)層中形成第一開口。第一開口可以暴露包含鋁的第一金屬層的一部分。該方法還包括至少部分通過緊鄰第一金屬層的該部分在第一開口中選擇性地形成傳導層并且通過緊鄰傳導層沉積第二金屬層的材料來形成互擴散層。第二金屬層的材料包括鋁。

在特定方面，一種非暫態(tài)計算機可讀介質(zhì)包括處理器可執(zhí)行指令，處理器可執(zhí)行指令在由處理器執(zhí)行時引起處理器發(fā)起電子器件的制造。電子器件通過在電介質(zhì)層中形成第一開口來制造。第一開口可以暴露包含鋁的第一金屬層的一部分。電子器件還通過形成互擴散層來制造。互擴散層至少部分通過緊鄰第一金屬層的該部分選擇性地形成傳導層并且通過緊鄰傳導層沉積第二金屬層的材料來形成。第二金屬層的材料包括鋁。

由公開的示例、實現(xiàn)或方面中的至少一個提供的一個特別的優(yōu)點是，在金屬線的主填充材料與緊鄰金屬線的電介質(zhì)材料之間自形成阻擋層可以允許形成比在通過沉積專用擴散阻擋層/襯墊層來形成阻擋層時更薄的阻擋層。通過自形成阻擋層實現(xiàn)的較薄的阻擋層可以允許金屬線的較大的橫截面區(qū)域被主填充材料填充。此外，位于傳導器件的金屬層之間的互擴散層可以提供有效的電遷移(em)蓋，而不需要沉積專用阻擋層/襯墊層，從而保留用于傳導材料的一個或多個開口的橫截面區(qū)域。本公開的其他方面、優(yōu)點和特征在閱讀整個申請(包括以下部分：附圖說明、具體實施方式和權(quán)利要求書)之后將變得顯而易見。

附圖說明

圖1是包括緊鄰種子層的部分的互擴散層和自形成阻擋層的器件的側(cè)視圖；

圖2是包括緊鄰一個或多個層或主填充材料的部分的互擴散層和自形成阻擋層的器件的側(cè)視圖；

圖3示出了制造圖1的器件或圖2的器件的過程的第一階段；

圖4示出了制造圖1的器件或圖2的器件的過程的第二階段；

圖5示出了制造圖1的器件或圖2的器件的過程的第三階段；

圖6和圖7示出了制造圖1的器件的過程的第四階段；

圖8示出了制造圖1的器件的過程的第五階段；

圖9示出了制造圖1的器件的過程的第六階段；

圖10示出了制造圖1的器件的過程的第七階段；

圖11示出了制造圖1的器件的過程的第八階段；

圖12示出了制造圖1的器件的過程的第九階段；

圖13示出了制造圖1的器件的過程的第十階段；

圖14示出了制造圖1的器件的過程的第十一階段；

圖15示出了制造圖1的器件的過程的第十二階段；

圖16示出了制造圖1的器件的過程的第十三階段；

圖17和圖18示出了制造圖2的器件的過程的第四階段；

圖19和圖20示出了制造圖2的器件的過程的第五階段；

圖21示出了制造圖2的器件的過程的第六階段；

圖22示出了制造圖2的器件的過程的第七階段；

圖23示出了制造圖2的器件的過程的第八階段；

圖24示出了制造圖2的器件的過程的第九階段；

圖25示出了制造圖2的器件的過程的第十階段；

圖26示出了制造圖2的器件的過程的第十一階段；

圖27示出了制造圖2的器件的過程的第十二階段；

圖28示出了制造圖1的器件或圖2的器件的方法；

圖29是包括圖1的器件或圖2的器件的無線設(shè)備的框圖；以及

圖30是制造包括在第一金屬線與下層金屬層之間的互擴散層的電子器件的制造方法的特定說明性實現(xiàn)的數(shù)據(jù)流程圖。

具體實施方式

包括鋁線、互擴散層、自形成阻擋層和種子層的集成電路器件在圖1中總體上被示出為100。集成電路器件100包括包含鋁的第一金屬層102。第一金屬層102可以對應(yīng)于與晶體管結(jié)構(gòu)(例如，半導體晶體管)的源極/漏極(未示出)或柵極(未示出)耦合(例如，直接耦合或間接耦合)的接觸件。第一金屬層102可以對應(yīng)于線前道(feol)互連或線后道(beol)互連。

集成電路器件100包括第二金屬層104，第二金屬層104包括互連結(jié)構(gòu)，互連結(jié)構(gòu)由包含鋁的一種或多種材料形成，或者包括這樣的材料?；ミB結(jié)構(gòu)可以形成在電介質(zhì)層105中?；ミB結(jié)構(gòu)可以包括互連113，互連113包括通孔部分106并且包括耦合到通孔部分106的第一金屬線110(例如，第一beol金屬線)。另外，互連結(jié)構(gòu)可以包括第二金屬線108(例如，第二beol金屬線)和/或第三金屬線112(例如，第三beol金屬線)。

一個或多個氣隙可以分離互連結(jié)構(gòu)的相鄰金屬線的部分。例如，第一氣隙109可以位于第一金屬線110的一部分與第二金屬線108的一部分之間。因此，第二金屬線108可以通過第一氣隙109與第一金屬線110分離。作為另一示例，第二氣隙111可以位于第一金屬線110的一部分與第三金屬線112的一部分之間。因此，第三金屬線112可以通過第二氣隙111與第一金屬線110分離。在特定方面，第一金屬線110與第二金屬線108之間的距離可以為約12至15納米(nm)，并且第一金屬線110與第三金屬線112之間的距離可以為約12至15nm。因此，第一氣隙109和/或第二氣隙111每個可以具有約12至15nm的寬度。

互連結(jié)構(gòu)可以使用雙鑲嵌工藝(例如，beol雙鑲嵌工藝)來形成。例如，可以沉積電介質(zhì)層105的電介質(zhì)材料；可以使用光刻和/或蝕刻技術(shù)在電介質(zhì)層105的電介質(zhì)材料中形成一個或多個開口；以及可以通過使用雙鑲嵌沉積工藝(例如，使用物理氣相沉積(pvd)晶種，然后電鍍)沉積材料來形成互連113、第二金屬線108和第三金屬線112，如參考圖2至圖16更詳細地描述。

第二金屬層104包括由包括鋁的一種或多種材料形成的主填充物。在一些示例中，第二金屬層104的主填充物可以使用三個主填充沉積階段來形成。例如，第二金屬層104的主填充物可以使用沉積以下各層的三個主填充物沉積階段來形成：由鋁形成或包括鋁的層133、由鋁形成或包括鋁的層135、以及由鋁形成或包括鋁的層137。層133可以在第一主填充階段中(例如，通過cvd)選擇性地沉積，如以下參考在圖1的集成電路器件100的制造期間的(圖8的)第五階段更詳細地描述。在特定實現(xiàn)中，層133可以包括摻雜有銅(cu)的材料(例如，al)，例如4％的cu摻雜。層133可以在約250攝氏度(℃)的溫度下選擇性地沉積，如以下參考圖8更詳細地描述。層135可以在第二主填充階段期間使用保形沉積技術(shù)來非選擇性地沉積，如以下參考在圖1的集成電路器件100的制造期間的(圖9的)第六階段更詳細地描述。層137可以在第三主填充階段期間使用諸如原位pvd填充等沉積技術(shù)來沉積，如以下參考在圖1的集成電路器件100的制造期間的(圖10的)第七階段更詳細地描述。圖1的材料層137可以包括摻雜有cu(例如，約4％的cu摻雜)的al或由摻雜有cu的al形成。

盡管第二金屬層104的主填充材料被示出為使用沉積層133、135和137的三個主填充階段來形成，但是可以使用多于或少于三個主填充階段以及多于或少于三種材料或?qū)觼硇纬傻诙饘賹?04的主填充物。例如，第二金屬層104的主填充材料可以使用沉積兩個層或材料的兩個主填充階段來形成。為了說明，第二金屬層104的主填充物可以通過選擇性地沉積層133來形成，如以下參考圖8更詳細地描述。在形成圖1的層133之后，可以在填充剩余的雙鑲嵌結(jié)構(gòu)的第二主填充階段期間(例如，使用非選擇性cvd工藝)沉積另一種材料(例如，摻雜有cu的al)。例如，圖3可以示出圖1的集成電路器件100的制造期間的第一階段，并且第二主填充階段的非選擇性cvd工藝可以填充圖3的第一開口316、第二開口318、和/或第三開口320的在第一主填充階段的執(zhí)行時未被填充的任何部分。

圖1的集成電路器件100包括在互連113與第一金屬層102之間的互擴散層103。互擴散層103可以包括鋁(al)和不同的傳導材料(諸如鈷(co)或鈦(ti))(或者可以使用其來形成)?；U散層103可以緊鄰(例如，直接接觸)第一金屬層102并且緊鄰(例如，直接接觸)包括鋁的第一材料層(例如，種子層)119'(或者可以包括緊鄰上述二者的部分)?；U散層103可以抑制或防止第一金屬層102與第二金屬層104的至少一部分(諸如互連113)之間的擴散?；U散層103可以用作電遷移(em)蓋。

互擴散層103可以至少部分通過緊鄰傳導層的傳導材料選擇性地沉積互連113的一個或多個材料(包括鋁)層來形成。傳導層可以(例如，使用局部或區(qū)域選擇性沉積技術(shù))被選擇性地沉積為緊鄰第一金屬層102的暴露部分。例如，圖5可以示出在圖1的集成電路器件100的制造期間的第三階段，并且傳導層可以對應(yīng)于圖5的傳導層122，并且可以如參考圖5的傳導層122的形成所描述地來形成。圖1的互擴散層103還可以至少部分通過選擇性地沉積層133來形成，如以上和以下參考圖8所述。例如，圖1的層133可以在約250℃的溫度下選擇性地沉積，并且層133在約250℃的溫度下的沉積可能導致鋁(例如，層119'和/或?qū)?33的鋁)與圖5的傳導層122的傳導材料(例如，co或ti)相互作用以形成圖1的互擴散層103。因此，互擴散層103可以由鋁合金形成，或者包括鋁合金，諸如鋁鈷合金(例如，al9co2)、鋁鈦合金或其組合?；U散層103可以用作em蓋。

集成電路器件100可以包括自形成阻擋層114。自形成阻擋層114可以緊鄰(例如，直接接觸)層119'(或?qū)?19'的部分)并且可以緊鄰(例如，直接接觸)電介質(zhì)層105(或電介質(zhì)層105的部分)(或者可以包括緊鄰上述二者的部分)。例如，自形成阻擋層114可以包括位于互連113的層119'的部分與緊鄰互連113的電介質(zhì)層105的部分之間(例如，分離上述二者)的部分。另外地或替代地，自形成阻擋層114可以緊鄰(例如，直接接觸)第二金屬線108的層119'并且緊鄰(例如，直接接觸)電介質(zhì)層105(或電介質(zhì)層105的部分)(或者可以包括緊鄰上述二者的部分)。例如，自形成阻擋層114可以包括位于第二金屬線108的層119'的部分與緊鄰(例如，圍繞)第二金屬線108的電介質(zhì)層105的部分之間(例如，分離上述二者)的部分。另外地或替代地，自形成阻擋層114可以緊鄰(例如，直接接觸)第三金屬線112的層119'并且緊鄰(例如，直接接觸)電介質(zhì)層105(或電介質(zhì)層105的部分)(或者可以包括緊鄰上述二者的部分)。例如，自形成阻擋層114可以包括位于第三金屬線112的層119'的部分與緊鄰(例如，圍繞)第三金屬線112的電介質(zhì)層105的部分之間(例如，分離上述二者)的部分。自形成阻擋層114可以用作在互連113的鋁與電介質(zhì)層105之間、在第二金屬線108的鋁與電介質(zhì)層105之間、以及在第三金屬線112的鋁與電介質(zhì)層105之間的擴散阻擋層。

另外，自形成阻擋層114可以包括位于第一氣隙109與互連113的(例如，第一金屬線110的)層119'的部分之間(例如，分離上述二者)的部分，以及/或者可以包括位于第一氣隙109與第二金屬線108的層119'的部分之間(例如，分離上述二者)的部分。另外，自形成阻擋層114可以包括位于第二氣隙111與互連113的(例如，第一金屬線110的)層119'的部分之間的部分，以及/或者可以包括位于第二氣隙111與第三金屬線112的層119'的部分之間(例如，分離上述二者)的部分。

自形成阻擋層114可以由鋁化合物形成，或者可以包括鋁化合物，鋁化合物經(jīng)由響應(yīng)于鋁暴露于電介質(zhì)層105的材料(例如氧)而發(fā)生的化學反應(yīng)來形成。作為示例，自形成阻擋層114可以由al2o3形成，或者可以包括al2o3。作為示例，圖6和圖7可以示出在圖1的集成電路器件100的制造期間的第四階段，并且自形成阻擋層114可以經(jīng)由響應(yīng)于圖6的層(例如，種子層)119的鋁的暴露于電介質(zhì)層105的材料而發(fā)生的化學反應(yīng)來形成。為了說明，圖1的互連113的自形成阻擋層114可以經(jīng)由將圖6的層119的部分轉(zhuǎn)變成圖1的互連113的自形成阻擋層114的部分的化學反應(yīng)來形成。此外，第二金屬線108的自形成阻擋層114可以經(jīng)由將圖6的層119的部分轉(zhuǎn)變成第二金屬線108的自形成阻擋層114的部分的化學反應(yīng)來形成。另外，第三金屬線112的自形成阻擋層114可以經(jīng)由將圖6的層119的部分轉(zhuǎn)變成第三金屬線112的自形成阻擋層114的部分的化學反應(yīng)來形成。

因此，可以在集成電路器件100的互連結(jié)構(gòu)與電介質(zhì)層105之間形成擴散阻擋層，而不進行專用擴散阻擋層沉積工藝。此外，由于鋁氧化反應(yīng)的性質(zhì)，自形成阻擋層114可以相對較薄(與傳統(tǒng)的阻擋層相比)。因此，與銅金屬線(需要相對較厚的專用阻擋層/襯墊層)相比，自形成阻擋層114可以允許實現(xiàn)相同金屬線寬度的更大的傳導橫截面區(qū)域。

包括鋁線、互擴散層和自形成阻擋層的集成電路器件在圖2中總體上被示出為200。集成電路器件200和圖1的集成電路器件100的一些組成或結(jié)構(gòu)上相似的層、方面或特征可以用相同的參考編號標記，以避免對共同編號的層、方面或特征的冗余描述。使用共同的參考編號表示這些層、方面或特征可以表示，共同編號的層、方面或特征是相同的層、方面或特征(例如，物理上不分離和/或不是單獨地形成的)，或者共同編號的層、方面或特征在組成或結(jié)構(gòu)上類似，但分離(例如，物理上分離和/或單獨地形成)。

圖2的集成電路器件200包括第一金屬層102和電介質(zhì)層105，如以上參考圖1的第一金屬層102和電介質(zhì)層105所描述。

圖2的集成電路器件200還包括第二金屬層204，第二金屬層204包括互連結(jié)構(gòu)，互連結(jié)構(gòu)由包含鋁的一種或多種材料形成或包括這樣的材料。互連結(jié)構(gòu)可以形成在電介質(zhì)層105中?；ミB結(jié)構(gòu)可以包括互連213，互連213包括通孔部分206和耦合到通孔部分206的第一金屬線210(例如，第一beol金屬線)。第一金屬線210可以包括包含鋁的第一材料層233'、包含鋁的第二材料層235'和/或包含鋁的第三材料層237。另外，互連結(jié)構(gòu)可以包括其它金屬線部分，諸如第二金屬線208(例如，第二beol金屬線)和第三金屬線212(例如，第三beol金屬線)。

一個或多個氣隙可以分離互連結(jié)構(gòu)的相鄰的金屬線的部分。例如，第一氣隙209可以位于第一金屬線210的一部分與第二金屬線208的一部分之間。因此，第二金屬線208可以通過第一氣隙209與第一金屬線210分離。作為另一示例，第二氣隙211可以位于第一金屬線210的一部分與第三金屬線212的一部分之間。因此，第三金屬線212可以通過第二氣隙211與第一金屬線210分離。在特定方面，第一金屬線210與第二金屬線208之間的距離可以為約12至15納米(nm)，并且第一金屬線210與第三金屬線212之間的距離可以為約12至15nm。因此，第一氣隙209和/或第二氣隙211每個可以具有約12至15nm的寬度。

互連結(jié)構(gòu)可以使用雙鑲嵌工藝(例如，beol雙鑲嵌工藝)來形成。例如，可以沉積電介質(zhì)層105的電介質(zhì)材料；可以使用光刻和/或蝕刻技術(shù)在電介質(zhì)層105的電介質(zhì)材料中形成一個或多個開口；以及第二金屬層204可以通過使用雙鑲嵌沉積工藝在開口中沉積一種或多種材料來形成，如參考圖3至圖5和圖17至圖28更詳細地描述。

圖2的第二金屬層204包括由包括鋁的一種或多種材料形成的主填充物。在一些示例中，第二金屬層204的主填充物可以使用三個主填充沉積階段來形成。例如，第二金屬層204的主填充物可以使用沉積層233'的材料、層235'的材料和層237的材料的三個主填充沉積階段來形成。

層233'的材料可以在第一主填充階段中(例如，通過cvd)選擇性地沉積，如以下參考圖2的集成電路器件200的制造期間的(圖17的)第四階段更詳細地描述。層233'可以對應(yīng)于圖17的層233的沒有被轉(zhuǎn)變成圖2的自形成阻擋層214的部分的部分。在特定示例中，層233'可以包括摻雜有銅(例如，4％的cu摻雜)的材料(例如，al)。圖17的層233可以在約250攝氏度(℃)的溫度下選擇性地沉積。

層235'的材料可以在第二主填充階段期間使用保形沉積技術(shù)非選擇性地沉積，如以下參考在圖2的集成電路器件200的制造期間的(圖19的)第五階段更詳細地描述。層235'可以對應(yīng)于圖19的層235的沒有被轉(zhuǎn)變成圖2的自形成阻擋層214的部分的部分。

層237可以在第三主填充階段期間使用諸如原位pvd填充等沉積技術(shù)來沉積，如以下參考在圖2的集成電路器件200的制造期間的(圖21的)第六階段更詳細地描述。層237的材料可以包括摻雜有銅(例如約4％的銅摻雜)的鋁或者由其形成。

盡管第二金屬層204的主填充材料被示出為使用沉積層233'、235'和237的材料的三個主填充階段來形成，但是可以使用多于或少于三個主填充階段以及多于或少于三種材料或?qū)觼硇纬傻诙饘賹?04的主填充物。例如，第二金屬層204的主填充材料可以使用沉積兩個層或材料的兩個主填充階段來形成。為了說明，第二金屬層204的主填充物可以通過選擇性地沉積層233來形成，如下面參考(圖17的)第四階段更詳細地描述，隨后是在填充剩余的雙鑲嵌結(jié)構(gòu)的第二主填充階段期間的非選擇性cvd工藝(例如，摻雜有銅的鋁的非選擇性cvd工藝)。例如，圖3可以示出在圖2的集成電路器件200的制造期間的第一階段，并且第二主填充階段的非選擇性cvd工藝可以填充圖3的第一開口316、第二開口318和/或第三開口320的在第一主填充階段的執(zhí)行時未被填充的任何部分。

圖2的集成電路器件200包括在互連213與第一金屬層102之間的互擴散層203?；U散層203可以包括al和不同的傳導材料(諸如co或ti)(或者可以使用其來形成)?；U散層203可以緊鄰(例如，直接接觸)第一金屬層102并且緊鄰(例如，直接接觸)包括鋁的第一材料層(或者可以包括緊鄰上述二者的部分)。例如，互擴散層203可以包括與第一金屬層102直接接觸并且與層233'直接接觸的部分?；U散層203可以抑制或防止第一金屬層102和第二金屬層204的至少部分(諸如互連213)之間的擴散?；U散層203可以用作電遷移(em)蓋。

互擴散層203可以至少部分通過緊鄰傳導層的傳導材料(例如，co或ti)選擇性地沉積(例如，使用選擇性沉積技術(shù))包括鋁的材料來形成。例如，圖5可以示出在圖2的集成電路器件200的形成期間的第三階段，并且傳導層可以對應(yīng)于圖5的傳導層122，并且可以如參考圖5的傳導層122的形成所描述地來形成。擴散層203還可以至少部分通過選擇性地沉積層233'的材料來形成，如以下參考圖17和圖18的第四階段更詳細地描述。例如，圖17的層233可以在約250℃的溫度下選擇性地沉積，并且層233在約250℃的溫度下的沉積可能導致層233的鋁與傳導層122的傳導材料(例如，co或ti)相互作用以形成圖2的互擴散層203。因此，互擴散層203可以由鋁合金形成，或者包括鋁合金，諸如鋁鈷合金(例如，al9co2)、鋁鈦合金或其組合?；U散層203可以用作em蓋。

集成電路器件200可以包括自形成阻擋層214。自形成阻擋層214可以緊鄰(例如，直接接觸)層233'并且緊鄰(例如，直接接觸)電介質(zhì)層105(或電介質(zhì)層105的部分)(或者可以包括緊鄰上述二者的部分)。例如，自形成阻擋層214可以包括位于層233'的部分與緊鄰(例如，圍繞)互連213的電介質(zhì)層105的部分之間(例如，分離上述二者)的部分。另外地或替代地，自形成阻擋層214可以緊鄰(例如，直接接觸)第二金屬線208的層235'并且緊鄰(例如，直接接觸)電介質(zhì)層105(或電介質(zhì)層105的部分)(或者可以包括緊鄰上述二者的部分)。例如，自形成阻擋層214可以包括位于第二金屬線208的層235'的部分與緊鄰(例如，圍繞)第二金屬線208的電介質(zhì)層105的部分之間(例如，分離上述二者)的部分。另外地或替代地，自形成阻擋層214可以緊鄰(例如，直接接觸)第三金屬線212的層235'并且緊鄰(例如，直接接觸)電介質(zhì)層105(或電介質(zhì)層105的部分)(或者可以包括緊鄰上述二者的部分)。例如，自形成阻擋層214可以包括位于第三金屬線212的層235'的部分與緊鄰(例如，圍繞)第三金屬線212的電介質(zhì)層105的部分之間(例如，分離上述二者)的部分。自形成阻擋層214可以用作在互連213的鋁與電介質(zhì)層105之間、在第二金屬線208的鋁與電介質(zhì)層105之間以及在第三金屬線212的鋁與電介質(zhì)層105之間的擴散阻擋層。

另外，自形成阻擋層214可以包括位于第一氣隙209與互連213的層233'或?qū)?35'的部分之間(例如，分離上述二者)的部分，以及/或者可以包括位于第一氣隙209與第二金屬線208的層235'的部分之間(例如，分離上述二者)的部分。另外，自形成阻擋層214可以包括位于第二氣隙211與互連213的層233'或?qū)?35'的部分之間(例如，分離上述二者)的部分，以及/或者可以包括位于第二氣隙211與第三金屬線212的層235'的部分之間(例如，分離上述二者)的部分。

自形成阻擋層214可以由鋁化合物形成，或者可以包括鋁化合物，鋁化合物經(jīng)由響應(yīng)于鋁暴露于電介質(zhì)層105的材料而發(fā)生的化學反應(yīng)來形成。例如，圖17至圖20可以示出形成圖2的集成電路器件200的階段，并且自形成阻擋層214可以經(jīng)由響應(yīng)于圖17和圖19的層233和層235的鋁的暴露于電介質(zhì)層105的材料而發(fā)生的化學反應(yīng)來形成。

例如，互連213的自形成阻擋層214的部分可以經(jīng)由將圖17的層233的部分轉(zhuǎn)變成圖18的自形成阻擋層1814的化學反應(yīng)來形成。圖18的自形成阻擋層1814可以對應(yīng)于圖2的通孔部分206的自形成阻擋層214的部分。另外，自形成阻擋層214的部分可以經(jīng)由將圖19的層235的部分轉(zhuǎn)變成圖20的自形成阻擋層2014的化學反應(yīng)來形成。自形阻擋層2014可以對應(yīng)于圖2的第一金屬線210、第二金屬線208和第三金屬線212的自形成阻擋層214的部分。

因此，可以在集成電路器件200的互連結(jié)構(gòu)與電介質(zhì)層105之間形成擴散阻擋層，而不進行專用擴散阻擋層沉積工藝。此外，由于鋁氧化反應(yīng)的性質(zhì)，自形成阻擋層214可以相對較薄(與傳統(tǒng)的阻擋層相比)。因此，與銅金屬線(需要相對較厚的專用阻擋層/襯墊層)相比，自形成阻擋層214可以允許實現(xiàn)相同金屬線寬度的更大的傳導橫截面區(qū)域。

圖3至圖16(結(jié)合圖1)示出了在包括互擴散層和自形成擴散阻擋層的器件的制造期間的階段。例如，圖3至圖16的說明性階段可以用于制造圖1的集成電路器件100。

圖3可以示出圖1的集成電路器件100的制造期間的第一階段。圖3的第一階段可以包括沉積電介質(zhì)層155的電介質(zhì)材料，蝕刻開口(未示出)，以及將金屬層102的材料沉積到開口中。金屬層102可以由al形成或者包括al。被沉積以形成金屬層102的al可以與電介質(zhì)層155的材料(例如氧)或空氣發(fā)生化學反應(yīng)，以形成自形成阻擋層115。圖3的第一階段還可以包括沉積層間阻擋層130。層間阻擋層130可以由al氮化物(例如，aln)形成，或者包括al氮化物。

圖3的第一階段還包括執(zhí)行雙鑲嵌蝕刻以形成第一開口316、第二開口318和第三開口320。例如，電介質(zhì)層105的電介質(zhì)材料可以沉積在層間阻擋層130上。圖案化的光致抗蝕劑層(未示出)可以形成在電介質(zhì)層105上。圖案化的光致抗蝕劑層可以包括負性圖案。電介質(zhì)層105可以根據(jù)光致抗蝕劑層的負性圖案被蝕刻以形成第一開口316、第二開口318和第三開口320。電介質(zhì)層105可以使用不蝕刻穿過第一金屬層102的自形成阻擋層115的材料的蝕刻劑來被蝕刻。例如，自形成阻擋層115可以由al2o3形成，或者包括al2o3，并且蝕刻劑可以表現(xiàn)出相對于al2o3的低的蝕刻速率。形成第一開口可以暴露自形成阻擋層115的部分340。

圖4可以示出在圖1的集成電路器件100的制造期間的第二階段。第二階段可以在第一階段之后執(zhí)行。圖4的第二階段包括去除圖3的自形成阻擋層115的部分340。自形成阻擋層115的部分340可以使用原位h基處理來被去除。去除緊鄰第一開口316的自成型阻擋層115的部分340可以暴露圖4的第一金屬層102的部分440，并且可以產(chǎn)生第一修改的第一開口416。

圖5可以示出在圖1的集成電路器件100的制造期間的第三階段。第三階段可以在第二階段之后執(zhí)行(例如，在自形成阻擋層115的圖3的部分340已經(jīng)被去除之后)。圖5的第三階段包括在圖4的第一修改的第一開口416中緊鄰第一金屬層102的暴露部分440(例如，經(jīng)由局部或區(qū)域選擇性沉積技術(shù))選擇性地形成傳導層122。圖5的傳導層122可以選擇性地形成在圖4的第一修改的第一開口416中，使得圖5的傳導層122不形成在圖4的第一修改的第一開口416的側(cè)壁的至少一部分上和/或不形成在第一修改的第一開口416的外部。

圖5的傳導層122可以使用局部或區(qū)域選擇性沉積技術(shù)或工藝(諸如cvd技術(shù))選擇性地沉積為緊鄰圖5的第一金屬層102的暴露部分440。在一些示例中，傳導層122可以由適于在圖4的第一修改的第一開口416中緊鄰第一金屬層102的暴露部分440的局部或區(qū)域選擇性沉積的任何傳導材料(例如，任何金屬)來形成，或者可以包括上述傳導材料，其將與鋁形成金屬合金或化合物，并且不會主動擴散。當圖5的傳導層122的材料可以被沉積在圖4的暴露部分440上時，圖5的傳導層122的傳導材料可以適合于在圖4的第一修改的第一開口416中的局部或區(qū)域選擇性沉積，而不在圖4的第一修改的第一開口416的側(cè)壁上和/或在第一修改的第一開口416的外部沉積圖5的傳導層122的材料。在一些示例中，圖5的傳導層122的傳導材料可以包括co或ti。在特定實現(xiàn)中，傳導層122具有約1nm的厚度。在圖4的第一修改的第一開口416中形成傳導層122可以形成圖5的第二修改的第一開口516。

圖6和圖7示出了在圖1的集成電路器件100的制造期間的第四階段。第四階段可以在第三階段之后進行。圖6和圖7的第四階段包括在圖5的第二修改的第一開口516中、在第二開口318和在第三開口320中形成圖6的層119。例如，圖6的層119可以在圖5的第二修改的第一開口516中形成為緊鄰(例如，直接接觸)傳導層122的暴露部分并且緊鄰(例如，直接接觸)限定第二修改的第一開口516的側(cè)壁的電介質(zhì)層105的暴露部分。另外地或替代地，圖6的層119可以在圖5的第二開口318中形成為緊鄰(例如，直接接觸)限定第二開口318的側(cè)壁和/或第一表面(例如，下表面)的電介質(zhì)層105的露出部分。另外地或替代地，圖6的層119可以在圖5的第三開口320中形成為緊鄰(例如，直接接觸)限定第三開口320的側(cè)壁和/或第一表面(例如，下表面)的電介質(zhì)層105的部分。圖6的層119可以由鋁形成，或者可以包括鋁。

圖7的自形成阻擋層114可以響應(yīng)于圖6的層119的部分的鋁與電介質(zhì)層105的電介質(zhì)材料之間的化學反應(yīng)來形成。該化學反應(yīng)可以將層119的部分轉(zhuǎn)變成圖7的自形成阻擋層114，同時使得圖6的層119的其它部分保持不變。圖7的層119'可以對應(yīng)于圖6的層119的保持基本上(或完全)不變(例如，不與電介質(zhì)層105的電介質(zhì)材料發(fā)生化學反應(yīng))的部分。例如，沉積在圖5的第二修改的第一開口516中的圖6的層119的部分可以經(jīng)由沉積在圖5的第二修改的第一開口516中的圖6的層119的部分與限定圖5的第二修改的第一開口516的部分的電介質(zhì)層105的暴露部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖1的互連113的自形成阻擋層114的部分。另外，沉積在圖5的第二開口318中的圖6的層119的部分可以經(jīng)由沉積在圖5的第二開口318中的圖6的層119的部分與限定第二開口318的電介質(zhì)層105的暴露部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖1的第二金屬線108的自形成阻擋層114的部分。另外，沉積在圖5的第三開口320中的圖6的層119的部分可以經(jīng)由沉積在圖5的第三開口320中的圖6的層119的部分與限定第三開口320的電介質(zhì)層105的暴露部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖1的第三金屬線112的自形成阻擋層114的部分。

圖7的層119'可以促進包括鋁的材料的(例如，經(jīng)由cvd的)平滑沉積。例如，當圖1的第二金屬層104的主填充物使用上述三個主填充階段和三種材料被形成時，層119'可以促進圖1和圖8至圖16的層133和層135的平滑cvd?？商娲?，當主填充物使用上述兩個主填充階段和兩種材料被形成時，圖7的層119'可促進圖1和圖8至圖16的層133的平滑cvd，并且可以促進摻雜(例如，4％的cu摻雜)的鋁材料的平滑cvd以填充圖3的第一開口316的剩余部分并且填充第二開口318和第三開口320。

在圖5的第二修改的第一開口516中形成圖6的層119或圖7的層119'可以產(chǎn)生圖6和圖7的第三修改的第一開口616。在圖5的第二開口318中形成圖6的層119或圖7的層119'可以產(chǎn)生圖6和圖7的第一修改的第二開口618。另外，在圖5的第三開口320中形成圖6的層119或圖7的層119'可以產(chǎn)生圖6和圖7的第一修改的第三開口620。

圖8示出了在圖1的集成電路器件100的制造期間的第五階段。第五階段可以在第四階段之后進行。圖8的第五階段包括在圖7的第三修改的第一開口616中(例如，經(jīng)由局部或區(qū)域選擇性沉積技術(shù))選擇性地形成層133。圖8的層133可以使用局部或區(qū)域選擇性沉積技術(shù)(諸如cvd技術(shù))來選擇性地形成。圖8的層133可以通過在圖7的第三修改的第一開口616中緊鄰(例如，直接接觸)限定圖7的第三修改的第一開口616的層119'的至少一部分選擇性地沉積層133的材料來選擇性地形成在圖7的第三修改的第一開口616中。在圖7的第三修改的第一開口616中選擇性地沉積圖8的層133可以產(chǎn)生圖8的第四修改的第一開口816。

層133的材料可以在約250攝氏度(℃)的溫度下選擇性地沉積。在約250℃下的層133的材料的沉積可以引起鋁與圖7的傳導層122的傳導材料(例如，co或ti)相互作用以形成圖8的互擴散層103的金屬合金。例如，層119'的鋁和第一金屬層102的鋁可以與圖7的傳導層122的傳導材料(例如，co或ti)相互作用以形成圖8的互擴散層103。作為示例，當圖7的傳導層122由co形成或者包括co時，圖8的層119'的鋁和/或?qū)?33的鋁可以與co相互作用以形成包括鋁和鈷的互擴散層103。在該示例中，互擴散層103可以由al9co2形成或者包括al9co2?；U散層103可以用作em蓋。

圖9示出了在圖1的集成電路器件100的制造期間的第六階段。第六階段可以在第五階段之后進行。圖9的第六階段包括形成層135。例如，層135可以通過在圖8的第四修改的第一開口816中、在第一修改的第二開口618中和在第一修改的第三開口620中非選擇性地沉積層135的材料來形成。圖9的層135的材料可以包括鋁。

在一些示例中，層135的材料可以使用非選擇性保形cvd技術(shù)來非選擇性地沉積，以緊鄰層119'的暴露部分并且緊鄰層133的暴露部分來沉積層135的材料。例如，層135的材料可以被選擇性地沉積為緊鄰圖8的第四修改的第一開口816中、第一修改的第二開口618中以及第一修改的第三開口620中的層119'的暴露部分，并且緊鄰第四修改的第一開口816中的層133的暴露部分。形成圖9的層135可以產(chǎn)生第五修改的第一開口916、第二修改的第二開口918和第二修改的第三開口920。

在一些示例中，圖3的第一開口316的部分、第二開口318和第三開口320可以在圖9的層135的形成時保持未被填充。在這些示例中，層135可以用作種子層，以促進使用物理氣相沉積(pvd)的雙鑲嵌填充物的隨后沉積。因此，圖3的第一開口316、第二開口318和第三開口320可以在圖9的第六階段期間被部分填充。

可替代地，如上所述，可以使用兩個主填充階段來形成圖1的第一金屬線110、第二金屬線108和/或第三金屬線112的主填充物，并且如以下參考圖10描述的第三主填充材料的沉積可以省略。當使用兩個主填充階段來形成圖1的第二金屬層104的主填充物時，層135可以包括摻雜有銅(例如，約4％的cu)的鋁，并且形成主填充物的第二階段(例如，圖9的第六階段)可以包括完全填充在圖8的第五狀態(tài)執(zhí)行之后剩下要被填充的圖3的第一開口316、第二開口318和第三開口320。在該示例中，圖9的層135可以使用cvd技術(shù)來沉積。因此，圖3的第一開口316、第二開口318和第三開口320可以在圖9的第六階段期間被完全填充。

圖10示出了在圖1的集成電路器件100的制造期間的第七階段。第七階段可以在第六階段之后進行。當如上所述使用三個主填充階段來形成第二金屬層104的主填充物時，圖10的第七階段包括形成層137并且對第二金屬層104的材料進行回流處理。例如，層137的材料可以沉積在圖9的第五修改的第一開口916中、第二修改的第二開口918中、以及第二修改的第三開口920中緊鄰層135的暴露部分。在一些示例中，圖10的層137可以使用原位pvd技術(shù)來形成。層137的材料可以包括摻雜有銅的鋁。

可替代地，當如上所述僅使用兩個主填充階段來形成圖1的第二金屬層104的主填充物時，第七階段包括對第二金屬層104執(zhí)行回流處理，并且可以不包括形成圖10的層137。

回流處理可以包括對包括鋁的第二金屬層104的材料(例如，層119'、層133、層135和/或?qū)?37)執(zhí)行回流技術(shù)?；亓魈幚砜梢栽诩s400℃下進行?；亓魈幚砜梢匀コㄤX的第二金屬層104(例如，層119'、層133、層135和/或?qū)?37)的材料中的晶界的點交叉(例如，三叉點)，從而改善第二金屬層104的em行為。

圖11示出了在圖1的集成電路器件100的制造期間的第八階段。第八階段可以在第七階段之后進行。第八階段可以包括(例如，通過化學機械平坦化(cmp))對層119'的部分、自形成阻擋層114的部分、層135的部分、和/或圖10的層137的部分進行平坦化，停止在電介質(zhì)層105上。

圖12示出了在圖1的集成電路器件100的制造期間的第九階段。第九階段可以在第八階段之后進行。第九階段可以包括緊鄰電介質(zhì)層105沉積蝕刻停止層124。蝕刻停止層124可以由aln形成或者包括aln。

圖13示出了在圖1的集成電路器件100的制造期間的第十階段。第十階段可以在第九階段之后進行。第十階段可以包括緊鄰蝕刻停止層124形成光致抗蝕劑層126。

圖14示出了在圖1的集成電路器件100的制造期間的第十一階段。第十一階段可以在第十階段之后進行。第十一階段可以包括圖案化光致抗蝕劑層126并且將圖案轉(zhuǎn)移到蝕刻停止層124以形成開口128。光致抗蝕劑層126的圖案可以通過各向同性(例如，使用濕法化學蝕刻)或各向異性地蝕刻蝕刻停止層124而被轉(zhuǎn)移到蝕刻停止層124。

圖15示出了在圖1的集成電路器件100的制造期間的第十二階段。第十二階段可以在第十一階段之后進行。第十二階段可以包括通過開口128蝕刻電介質(zhì)層105以形成第一氣隙109和第二氣隙111。電介質(zhì)層105可以被各向同性(例如，使用濕法化學蝕刻)或各向異性地通過開口128被蝕刻。

圖16示出了在圖1的集成電路器件100的制造期間的第十三階段。第十三階段可以在第十二階段之后進行。第十三階段可以包括去除圖15的光致抗蝕劑層126的剩余部分并且執(zhí)行蝕刻后清洗(例如，濕法清洗或干法清洗)以去除蝕刻聚合物。

回到圖1，示出了在集成電路器件100的制造期間的第十四階段。第十四階段可以在第十三階段之后進行。第十四階段可以包括通過緊鄰蝕刻停止層124(例如，在其上、上方或之上)沉積(例如，使用非保形沉積技術(shù))電介質(zhì)材料132(例如，低k電介質(zhì)材料)來密封第一氣隙109和第二氣隙111。

圖3至圖5和圖17至圖27(結(jié)合圖2)示出了在包括互擴散層和自形成擴散阻擋層的器件的制造期間的階段。例如，圖3至圖5和圖17至圖27的說明性階段可以用于制造圖2的集成電路器件200。圖3至圖5可以示出圖2的集成電路器件200的制造期間的第一、第二和第三階段，并且可以對應(yīng)于圖1的集成電路器件100的制造期間的第一、第二和第三階段，或者可以如以上參考圖1的集成電路器件100的制造期間的第一、第二和第三階段所描述地來執(zhí)行。

圖17和圖18示出了在圖2的集成電路器件200的制造期間的第四階段。第四階段可以在第三階段之后進行。圖17和圖18的第四階段包括在圖5的第二修改的第一開口516中(例如，經(jīng)由局部或區(qū)域選擇性沉積技術(shù))選擇性地形成圖17的層233。圖17的層233可以使用局部或區(qū)域選擇性沉積技術(shù)(諸如cvd技術(shù))選擇性地形成在圖5的第二修改的第一開口516中。圖17的層233可以通過在圖5的第二修改的第一開口516中緊鄰(例如，直接接觸)傳導層122的暴露部分并且緊鄰(例如，直接接觸)限定第二修改的第一開口516的側(cè)壁的電介質(zhì)層105的暴露部分選擇性地沉積圖17的層233的材料來選擇性地形成。

圖18的自形成阻擋層1814可以響應(yīng)于圖17的層233的部分的鋁與電介質(zhì)層105的電介質(zhì)材料之間的化學反應(yīng)來形成。自形成阻擋層1814可以對應(yīng)于互連213的圖2的自形成阻擋層214的部分。該化學反應(yīng)可以將圖17的層233的部分轉(zhuǎn)變成圖18的自形成阻擋層1814，同時使得圖17的層233的其他部分保持不變。圖18的層233'可以對應(yīng)于圖17的層233的保持基本上(或完全)不變(例如，不與電介質(zhì)層105的電介質(zhì)材料發(fā)生化學反應(yīng))的部分。例如，沉積在圖5的第二修改的第一開口516中的圖17的層233的部分可以經(jīng)由沉積在圖5的第二修改的第一開口516中的圖17的層233的部分與限定第二修改的第一開口516的部分的電介質(zhì)層105的部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖2的互連213的自形成阻擋層214的部分。在圖5的第二修改的第一開口516中形成圖17的圖233或圖18的層233'可以產(chǎn)生圖17和圖18的第三修改的第一開口1716。

圖17的層233的材料可以在約250攝氏度(℃)的溫度下選擇性地沉積。在約250℃下的層233的材料的沉積可以引起鋁與傳導層122的傳導材料(例如，co或ti)相互作用以形成圖18的互擴散層103。例如，圖17的層233的鋁或圖18的層233'的鋁和第一金屬層102的鋁可以與圖17的傳導層122的傳導材料(例如，co或ti)相互作用以形成圖18的互擴散層103。作為示例，當圖17的傳導層122由co形成或者包括co時，層233的鋁可以與co相互作用以形成包括al和co的圖18的互擴散層103。在該示例中，互擴散層103可以由al9co2形成，或者可以包括al9co2?；U散層103可以用作em蓋。

圖19和圖20示出了在圖2的集成電路器件200的制造期間的第五階段。第五階段可以在第四階段之后進行。圖19和圖20的第五階段包括形成圖19的層235。例如，層235可以通過在圖18的第三修改的第一開口1716中、在圖3的第二開口318中、以及在圖3的第三開口320中非選擇性地沉積層235的材料來形成。圖19的層235的材料可以包括鋁。在一些示例中，層235的材料可以使用非選擇性保形cvd技術(shù)緊鄰電介質(zhì)層105的暴露部分并且緊鄰層233'和自形成阻擋層1814的暴露部分沉積層235的材料來非選擇性地沉積。形成圖19的層235可以產(chǎn)生第四修改的第一開口1916、第一修改的第二開口1918和第一修改的第三開口1920。

圖20的自形成阻擋層2014可以響應(yīng)于電介質(zhì)層105的電介質(zhì)材料與圖19的層235的鋁之間的化學反應(yīng)來形成。自形成阻擋層2014可以對應(yīng)于互連213的圖2的自形成阻擋層214的部分、第二金屬線208的自形成阻擋層214的部分和第三金屬線212的自形成阻擋層214的部分?；瘜W反應(yīng)可以將圖19的層235的部分轉(zhuǎn)變成圖20的自形成障礙物2014，同時使得圖19的層235的其它部分保持不變。圖20的層235'可以對應(yīng)于圖19的層235的保持基本上(或完全)不變(例如，不與電介質(zhì)層105的電介質(zhì)材料發(fā)生化學反應(yīng))的部分。

例如，沉積在圖18的第三修改的第一開口1716中的圖19的層235的部分經(jīng)由沉積在圖18的第三修改的第一開口1716中的圖19的層235的部分與限定第三修改的第一開口1716的部分的電介質(zhì)層105的部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖2的互連213的自形成阻擋層214的部分。作為另一示例，沉積在圖18的第二開口318中的圖19的層235的部分可以經(jīng)由沉積在圖18的第二開口318中的圖19的層235的部分與限定第二開口318的部分的電介質(zhì)層105的部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖2的第二金屬線208的自形成阻擋層214的部分。作為另一示例，沉積在圖18的第三開口320中的圖19的層235的部分可以經(jīng)由沉積在圖18的第三開口320中的圖19的層235的部分與限定第三開口320的部分的電介質(zhì)層105的部分之間的化學反應(yīng)來被轉(zhuǎn)變成圖2的第三金屬線212的自形成阻擋層214的部分。

在一些示例中，圖3的第一開口316的部分、第二開口318和第三開口320可以在圖19的層235的形成時保持未被填充。在這些示例中，層235可以用作種子層，以促進使用物理氣相沉積(pvd)隨后沉積雙鑲嵌填充物。因此，圖3的第一開口316、第二開口318和第三開口320可以在圖19的第六階段期間被部分填充。

可替代地，如上所述，可以使用兩個主填充階段來形成圖2的第一金屬線210、第二金屬線208和/或第三金屬線212的主填充物，并且如以下參考圖21描述的第三主填充材料的沉積可以省略。當使用兩個主填充階段來形成圖2的第二金屬層204的主填充物時，圖19的層235可以包括摻雜有銅(例如，約4％的銅)的鋁，并且形成主填充物的第二階段可以包括完全填充在圖17和圖18的第五狀態(tài)執(zhí)行之后留下要被填充的圖3的第一開口316、第二開口318和第三開口320的部分。在該示例中，圖19的層235可以使用cvd技術(shù)來沉積。因此，圖3的第一開口316、第二開口318和第三開口320可以在圖19和圖20的第六階段期間被完全填充。

圖21示出了在圖2的集成電路器件200的制造期間的第六階段。第六階段可以在第五階段之后進行。當如上所述使用三個主填充階段來形成第二金屬層204的主填充物時，圖21的第六階段包括形成層237并且對第二金屬層204的材料進行回流處理。例如，層237的材料可以沉積在圖20的第四修改的第一開口1916中、第一修改的第二開口1918中、以及第一修改的第三開口1920中緊鄰層235'的暴露部分。在一些示例中，圖21的層237可以使用原位pvd技術(shù)來形成。層237的材料可以包括摻雜有銅的鋁。

可替代地，當如上所述僅使用兩個主填充階段來形成圖2的第二金屬層204的主填充物時，第六階段包括對第二金屬層204執(zhí)行回流處理，并且可以不包括形成圖21的層237。

回流處理可以包括對包括鋁的第二金屬層204(例如，層233'、層235'和/或?qū)?37)的材料執(zhí)行回流技術(shù)?；亓魈幚砜梢栽诩s400℃下進行。回流處理可以去除包括鋁的第二金屬層204(例如，層233、層235、和/或?qū)?37)的材料中的晶界的點交叉(例如，三叉點)，從而改善第二金屬層204的em行為。

圖22示出了在圖2的集成電路器件200的制造期間的第七階段。第七階段可以在第六階段之后進行。第七階段可以包括(例如，通過化學機械平坦化(cmp))對圖21的自形成阻擋層2014的部分、圖21的層235'的部分、和/或圖21的層237的部分進行平坦化，停止在電介質(zhì)層105上。

圖23示出了在圖2的集成電路器件200的制造期間的第八階段。第八階段可以在第七階段之后進行。第八階段可以包括緊鄰電介質(zhì)層105沉積蝕刻停止層224。蝕刻停止層224可以由aln形成或者包括aln。

圖24示出了在圖2的集成電路器件200的制造期間的第九階段。第九階段可以在第八階段之后進行。第九階段可以包括緊鄰蝕刻停止層224形成光致抗蝕劑層226。

圖25示出了在圖2的集成電路器件200的制造期間的第十階段。第十階段可以在第九階段之后進行。第十階段可以包括圖案化光致抗蝕劑層226并且將圖案轉(zhuǎn)移到蝕刻停止層224以形成開口228。光致抗蝕劑層226的圖案可以通過各向同性地(例如，使用濕法化學蝕刻)或各向異性地蝕刻蝕刻停止層224而被轉(zhuǎn)移到蝕刻停止層224。

圖26示出了在圖2的集成電路器件200的制造期間的第十一階段。第十一階段可以在第十階段之后進行。第十一階段可以包括通過開口228蝕刻電介質(zhì)層105以形成第一氣隙209和第二氣隙211。電介質(zhì)層105可以被各向同性(例如，使用濕法化學蝕刻)或各向異性地通過開口228被蝕刻。

圖27示出了在圖2的集成電路器件200的制造期間的第十二階段。第十二階段可以在第十一階段之后進行。第十二階段可以包括去除圖26的光致抗蝕劑層226的剩余部分并且執(zhí)行蝕刻后清洗(例如，濕法清洗或干法清洗)以去除蝕刻聚合物。

回到圖2，示出了在集成電路器件200的制造期間的第十三階段。第十三階段可以在第十二階段之后進行。第十三階段可以包括通過緊鄰蝕刻停止層224(例如，在其上、上方或之上)沉積(例如，使用非保形沉積技術(shù))電介質(zhì)材料232(例如，低k電介質(zhì)材料)來密封第一氣隙209和第二氣隙211。

參考圖28，描述了制造集成電路器件的方法的說明性示例的流程圖。集成電路器件可以對應(yīng)于圖1的集成電路器件100或圖2的集成電路器件200。

圖28的方法包括在2810處在電介質(zhì)層中形成第一開口。第一開口可以對應(yīng)于圖4的第一修改的第一開口416。形成第一修改的第一開口416可以包括如以上參考圖3的第一階段所述地形成圖3的第一開口316，以及還可以包括如以上參考圖4的第二階段所述地在自形成阻擋層115的部分340上進行原位h基處理。圖4的第一修改的第一開口416可以暴露第一金屬層102的部分440。

圖28的方法還包括在2820處形成互擴散層?；U散層可以對應(yīng)于圖1和圖8至圖16的互擴散層103或者圖2和圖18至圖27的互擴散層203。圖1和圖8至圖16的互擴散層103或者圖2和圖18至圖27的互擴散層203可以在圖1的集成電路器件100的制造期間如以上參考圖5至圖8的第三至第五階段所述地形成，或者可以在圖2的集成電路器件200的制造期間如以上參考圖5、圖17和圖18的第三和第四階段所述地形成。

例如，圖1和圖8至圖16的互擴散層103或者圖2和圖18至圖27的互擴散層203可以至少部分通過在第一開口(例如，圖4的第一修改的第一開口416)中緊鄰第一金屬層102(例如，緊鄰暴露的部分440)形成傳導層來形成，如以上參考圖5所描述。

圖1和圖8至圖16的互擴散層103或者圖2和圖18至圖27的互擴散層203還可以至少部分通過緊鄰傳導層122沉積第二金屬層的材料來形成。例如，圖6的層119可以如以上參考圖6和圖7的第五階段所述地沉積。作為另一示例，圖17的層233可以如以上參考圖17和圖18的第四階段所述地沉積。形成圖1和圖8至圖16的互擴散層103還可以包括在第一開口內(nèi)(例如，在圖7的第二修改的第一開口中)選擇性地沉積圖8的層133。

如上所述，圖8的層133或圖17的層233可以在約250攝氏度(℃)下使用cvd工藝來選擇性地沉積。圖8的層133或圖17的層233在約250℃下的沉積可以引起鋁與圖7或圖17的傳導層122相互作用以形成圖1和圖8至圖16的互擴散層103或者圖2和圖18至圖27的互擴散層203。例如，當使用圖6的層119時，層119的鋁和第一金屬層102的鋁可以與傳導層122的傳導材料(例如，co或ti)相互作用以形成圖1的集成電路器件100的互擴散層103。可替代地，圖6的層119可以不形成，并且圖17的第一金屬層102的鋁和層233的鋁可以與傳導層122的傳導材料(例如，co或ti)相互作用，以形成圖2的集成電路器件200的互擴散層203。

圖28的方法還可以包括對包括鋁的第二金屬層的材料進行回流處理?；亓魈幚砜梢詫Φ诙饘賹拥牟牧线M行，如以上參考圖10的第七階段或圖21的第六階段所描述。

圖28的方法還可以包括在2830處在第一金屬線與第二金屬線之間形成氣隙。氣隙可以對應(yīng)于圖1的集成電路器件100的第一氣隙109或第二氣隙111，并且可以如以上參考圖12至圖15的第九至第十二階段所述地形成?？商娲兀瑲庀犊梢詫?yīng)于圖2的集成電路器件200的第一氣隙209或第二氣隙211，并且可以如以上參考圖23至圖26的第八至第十一階段所述地形成。

圖28的方法還可以包括在2840處密封氣隙。例如，圖1的集成電路器件100的第一氣隙109和/或第二氣隙111可以通過緊鄰圖1的蝕刻停止層124(例如，在其上、上方或之上)沉積電介質(zhì)材料來被密封，如以上參考圖1的第十四階段所描述。例如，第一氣隙109和第二氣隙111可以通過緊鄰蝕刻停止層124沉積電介質(zhì)材料132來被密封。

作為另一示例，圖2的集成電路器件200的第一氣隙209和/或第二氣隙211可以通過緊鄰圖2的蝕刻停止層224(例如，在其上、上方或之上)沉積電介質(zhì)材料來被密封，如以上參考圖2的第十三階段所描述。例如，第一氣隙209和第二氣隙211可以通過緊鄰蝕刻停止層224沉積電介質(zhì)材料232來被密封。

參考圖29，描繪了電子器件的特定說明性示例的框圖，其總體上被標示為2900。電子器件2900包括處理器2910，諸如數(shù)字信號處理器(dsp)，處理器2910耦合到存儲器2932(例如，隨機存取存儲器(ram)、閃存、只讀存儲器(rom)、可編程只讀存儲器(prom)、可擦除可編程只讀存儲器(eprom)、電可擦除可編程只讀存儲器(eeprom)、寄存器、硬盤、可移除磁盤、光盤只讀存儲器(cd-rom)、或本領(lǐng)域已知的任何其他形式的非暫態(tài)存儲介質(zhì))。處理器2910可以包括一個或多個集成電路器件，其包括互擴散層。例如，處理器2910可以包括圖1的集成電路器件100、圖2的集成電路器件200、或這二者。

圖29還示出了耦合到處理器2910和顯示器2928的顯示控制器2926。編碼器/解碼器(codec)2934也可以耦合到處理器2910。揚聲器2936和麥克風2938可以耦合到codec2934。

圖29還指示無線控制器2940可以耦合到處理器2910，并且還可以耦合到天線2942。在特定實現(xiàn)中，處理器2910、顯示控制器2926、存儲器2932、codec2934和無線控制器2940被包括在系統(tǒng)級封裝件或片上系統(tǒng)器件2922中。在特定實現(xiàn)中，輸入設(shè)備2930和電源2944耦合到片上系統(tǒng)器件2922。此外，在具體實現(xiàn)中，如圖29所示，顯示器2928、輸入設(shè)備2930、揚聲器2936、麥克風2938、天線2942和電源2944在片上系統(tǒng)器件2922外部。然而，顯示器2928、輸入設(shè)備2930、揚聲器2936、麥克風2938、天線2942和電源2944中的每個可以耦合到片上系統(tǒng)器件2922的部件，諸如接口或控制器。

上述公開的器件和功能可以被設(shè)計和配置為存儲在計算機可讀介質(zhì)上的計算機文件(例如rtl、gdsii、gerber等)?？梢詫⒁恍┗蛩羞@樣的文件提供給基于這樣的文件來制造設(shè)備的制造處理程序。所得到的產(chǎn)品包括半導體晶片，其然后被切割成半導體裸片并且封裝成半導體芯片。芯片然后被集成到電子裝置中，如參考圖30進一步描述。

參考圖30，描繪了集成電路器件制造(例如，制造)工藝的特定說明性示例，其總體上被指定為3000。物理器件信息3002在制造過程3000處被接收，諸如在研究計算機3006處。物理器件信息3002可以包括表示半導體器件(諸如圖1的集成電路器件100或圖2的集成電路器件200)的至少一種物理特性的設(shè)計信息。例如，物理器件信息3002可以包括表示關(guān)于圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212、或其任何組合的物理參數(shù)、材料特性和/或結(jié)構(gòu)信息的設(shè)計信息。例如，物理器件信息3002可以包括經(jīng)由耦合到研究計算機3006的用戶界面3004輸入的物理參數(shù)、材料特性和結(jié)構(gòu)信息。研究計算機3006包括處理器3008，諸如一個或多個處理核，處理器3008耦合到計算機可讀介質(zhì)(例如，非暫態(tài)計算機可讀存儲介質(zhì))，諸如存儲器3010。存儲器3010可以存儲可執(zhí)行以引起處理器3008對物理器件信息3002進行變換以符合文件格式并生成庫文件3012的計算機可讀指令。

在特定實現(xiàn)中，庫文件3012包括至少一個數(shù)據(jù)文件，其包括變換后的設(shè)計信息。例如，庫文件3012可以包括半導體器件(包括具有圖1的集成電路器件100的器件和/或具有圖2的集成電路器件200的器件)的庫，其被提供用于與電子設(shè)計自動化(eda)工具3020一起使用。

庫文件3012可以在包括耦合到存儲器3018的處理器3016(諸如一個或多個處理核)的設(shè)計計算機3014處與eda工具3020結(jié)合使用。eda工具3020可以作為處理器可執(zhí)行指令被存儲在存儲器3018處，以使得設(shè)計計算機3014的用戶能夠設(shè)計包括庫文件3012的圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合的電路。例如，設(shè)計計算機3014的用戶可以經(jīng)由耦合到設(shè)計計算機3014的用戶界面3024來輸入電路設(shè)計信息3022。電路設(shè)計信息3022可以包括表示半導體器件的至少一部分(諸如圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合)的至少一個物理特性的設(shè)計信息。為了說明，電路設(shè)計特性可以包括特定電路的識別和與電路設(shè)計中的其他元件的關(guān)系、定位信息、特征尺寸信息、互連信息、或表示半導體器件的物理特性的其它信息。

設(shè)計計算機3014可以被配置為將設(shè)計信息(包括電路設(shè)計信息3022)變換為符合文件格式。為了說明，文件格式可以包括表示平面幾何形狀、文本標簽以及關(guān)于分層格式的電路布局的其他信息的數(shù)據(jù)庫二進制文件格式，諸如圖形數(shù)據(jù)系統(tǒng)(gdsii)文件格式。除了其他電路或信息，設(shè)計計算機3014可以被配置為生成包括變換后的設(shè)計信息的數(shù)據(jù)文件，諸如包括描述圖1的集成電路器件100和/或圖2的集成電路器件200的信息的gdsii文件3026。為了說明，數(shù)據(jù)文件可以包括對應(yīng)于片上系統(tǒng)(soc)的信息，其中soc包括圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212、或其任何組合，并且還包括soc內(nèi)的附加電子電路和部件。

gdsii文件3026可以在制造過程3028處接收以根據(jù)gdsii文件3026中的變換后的信息來制造圖1的集成電路器件100和/或圖2的集成電路器件200。例如，器件制造過程可以包括向掩模制造商3030提供gdsii文件3026以創(chuàng)建一個或多個掩模，諸如用于與光刻處理一起使用的掩模，其被示出為掩模3032。掩模3032可以在制造過程中使用以產(chǎn)生一個或多個晶片3034，晶片3034可以被測試和分離成裸片，諸如代表性的裸片3036。裸片3036包括電路，該電路包括具有圖1的集成電路器件100和/或圖2的集成電路器件200的器件。

例如，制造過程3028可以包括處理器3031和存儲器3033以發(fā)起和/或控制制造過程3028。存儲器3033可以包括可執(zhí)行指令，諸如計算機可讀指令或處理器可讀指令。可執(zhí)行指令可以包括由諸如處理器3031等計算機可執(zhí)行的一個或多個指令。在特定實現(xiàn)中，可執(zhí)行指令可以引起計算機執(zhí)行圖28的方法2800或其至少一部分。

制造過程3028可以由完全自動化或部分自動化的制造系統(tǒng)來實現(xiàn)。例如，制造過程3028可以根據(jù)時間表被自動化。制造系統(tǒng)可以包括執(zhí)行形成半導體器件的一個或多個操作的制造設(shè)備(例如，處理工具)。例如，制造設(shè)備可以被配置為使用化學氣相沉積(cvd)和/或物理氣相沉積(pvd)來沉積一種或多種材料、使用單掩?；蚨嘌谀９饪涛g工藝(例如，雙掩模lele)來對材料進行圖案化、使用光刻冷凍-光刻蝕(lfle)工藝來對材料進行圖案化、使用自對準雙圖案化(sadp)工藝來對材料進行圖案化、外延生長一種或多種材料、保形地沉積一種或多種材料、施加硬掩模、施加蝕刻掩模、執(zhí)行蝕刻、執(zhí)行平坦化、形成虛擬柵極堆疊、形成柵極堆疊、執(zhí)行標準清洗1型等。在特定實現(xiàn)中，制造工藝3028對應(yīng)于與小于14nm(例如，10nm、7nm等)的技術(shù)節(jié)點相關(guān)聯(lián)的半導體制造工藝。用于制造器件(例如，包括圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合)的具體工藝或工藝組合可以基于設(shè)計約束和可用材料/設(shè)備。因此，可以在器件的制造過程中使用與參考圖1至圖30所描述的不同的處理。

制造系統(tǒng)(例如，執(zhí)行制造過程3028的自動化系統(tǒng))可以具有分布式架構(gòu)(例如，層級)。例如，制造系統(tǒng)可以包括一個或多個處理器(諸如處理器3031)、一個或多個存儲器(諸如存儲器3033)、和/或根據(jù)分布式架構(gòu)分布的控制器。分布式架構(gòu)可以包括控制或發(fā)起一個或多個低級系統(tǒng)的操作的高級處理器。例如，制造過程3028的高級部分可以包括一個或多個處理器，諸如處理器3031，并且低級系統(tǒng)每個可以包括一個或多個相應(yīng)的控制器或者可以被一個或多個相應(yīng)的控制器控制。特定的低級系統(tǒng)的特定控制器可以從特定的高級系統(tǒng)接收一個或多個指令(例如，命令)，可以向從屬模塊或處理工具發(fā)出子命令，并且可以將狀態(tài)數(shù)據(jù)傳回給特定的高級別。一個或多個低級系統(tǒng)中的每一個可以與一個或多個相應(yīng)的制造設(shè)備(例如，處理工具)相關(guān)聯(lián)。在特定實現(xiàn)中，制造系統(tǒng)可以包括分布在制造系統(tǒng)中的多個處理器。例如，低級系統(tǒng)部件的控制器可以包括處理器，諸如處理器3031。

可替代地，處理器3031可以是制造系統(tǒng)的高級系統(tǒng)的部分、子系統(tǒng)或部件。在另一實現(xiàn)中，處理器3031包括制造系統(tǒng)的各種級別和部件處的分布式處理。

包含在存儲器3033中的可執(zhí)行指令可以使得處理器3031能夠形成圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合(或發(fā)起其形成)。在特定實現(xiàn)中，存儲器3033是存儲由處理器3031可執(zhí)行以引起處理器3031根據(jù)圖28的方法2800的至少一部分來發(fā)起器件的形成的計算機可執(zhí)行指令的非暫態(tài)計算機可讀介質(zhì)。例如，計算機可執(zhí)行指令可以可執(zhí)行以引起處理器3031發(fā)起圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合的形成。作為說明性示例，處理器3031可以發(fā)起或控制圖28的方法2800的一個或多個步驟。

裸片3036可以被提供到封裝過程3038，其中裸片3036被結(jié)合到代表性封裝件3040中。例如，封裝件3040可以包括單個裸片3036或多個裸片，諸如系統(tǒng)級封裝(sip)布置。封裝件3040可以被配置為符合一個或多個標準或規(guī)格，諸如聯(lián)合電子器件工程委員會(jedec)標準。

關(guān)于封裝件3040的信息可以被分發(fā)到各種產(chǎn)品設(shè)計者，諸如經(jīng)由存儲在計算機3046中的組件庫。計算機3046可以包括耦合到存儲器3050的處理器3048，諸如一個或多個處理核。印刷電路板(pcb)工具可以作為處理器可執(zhí)行指令存儲在存儲器3050處，以處理經(jīng)由用戶界面3044從計算機3046的用戶接收的pcb設(shè)計信息3042。pcb設(shè)計信息3042可以包括電路板上的封裝的半導體器件的物理定位信息，封裝的半導體器件對應(yīng)于包括以下各項的封裝件3040：圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合。

計算機3046可以被配置為轉(zhuǎn)變pcb設(shè)計信息3042以生成數(shù)據(jù)文件，諸如gerber文件3052，其具有包括電路板上的封裝的半導體器件的物理定位信息以及諸如跡線和通孔的電連接的布局的數(shù)據(jù)，其中封裝的半導體器件對應(yīng)于包括以下各項的封裝件3040：圖1的互擴散層103、第一氣隙109、第二氣隙111、互連113、第二金屬線108、第三金屬線112、圖2的互擴散層203、第一氣隙209、第二氣隙211、互連213、第二金屬線208、第三金屬線212或其任何組合。在其他實現(xiàn)中，由變換后的pcb設(shè)計信息生成的數(shù)據(jù)文件可以具有不同于gerber格式的格式。

gerber文件3052可以在板組裝過程3054處被接收并且用于創(chuàng)建根據(jù)存儲在gerber文件3052內(nèi)的設(shè)計信息制造的pcb，諸如代表性pcb3056。例如，gerber文件3052可以被上傳到一個或多個機器以執(zhí)行pcb生產(chǎn)過程的各個步驟。pcb3056可以用包括封裝件3040的電子部件填充以形成代表性印刷電路組件(pca)3058。

pca3058可以在產(chǎn)品制造過程3060處被接收并且被集成到一個或多個電子器件中，諸如第一代表性電子器件3062和第二代表性電子器件3064。例如，第一代表性電子器件3062、第二代表性電子器件3064或二者可以包括或?qū)?yīng)于圖29的電子器件2900。作為說明性的非限制性示例，第一代表性電子器件3062、第二代表性電子器件3064或二者可以包括通信設(shè)備、固定位置數(shù)據(jù)單元、移動位置數(shù)據(jù)單元、移動電話、蜂窩電話、衛(wèi)星電話、計算機、平板電腦、便攜式計算機或臺式計算機。替代地或另外地，第一代表性電子器件3062、第二代表性電子器件3064或二者可以包括機頂盒、娛樂單元、導航設(shè)備、個人數(shù)字助理(pda)、監(jiān)視器、計算機監(jiān)視器、電視機、調(diào)諧器、收音機、衛(wèi)星廣播、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、視頻播放器、數(shù)字視頻播放器、數(shù)字視頻盤(dvd)播放器、便攜式數(shù)字視頻播放器、存儲或取回數(shù)據(jù)或計算機指令的任何其他設(shè)備、或其組合，圖1的集成電路器件100和/或圖2的集成電路器件200被集成在其中。

作為另一說明性的非限制性示例，電子器件3062和3064中的一個或多個可以包括遠程單元(諸如移動電話)、手持個人通信系統(tǒng)(pcs)單元、便攜式數(shù)據(jù)單元(諸如個人數(shù)據(jù)助理)、全球定位系統(tǒng)(gps)設(shè)備、導航設(shè)備、固定位置數(shù)據(jù)單元(諸如抄表設(shè)備)、或者存儲或取回數(shù)據(jù)或計算機指令的任何其他設(shè)備、或其任何組合。盡管圖30示出了根據(jù)本公開的教導的遠程單元，但是本公開不限于這些所示的單元。本公開的示例、實現(xiàn)和/或方面可以適用于包括有源集成電路(包括存儲器和片上電路)的任何設(shè)備。例如，電子器件3062和3064中的一個或多個可以包括汽車、卡車、飛機、船、其他車輛、或電器(諸如冰箱、微波爐、洗衣機、安全系統(tǒng)、其他電器)、或其組合。在特定實現(xiàn)中，電子器件3062和3064中的一個或多個可以利用存儲器和/或無線通信。

包括圖1的集成電路器件100和/或圖2的集成電路器件200的裝置可以被制造、處理和并入到電子裝置中，如在說明性過程3000中所描述的。關(guān)于圖1至圖29公開的實現(xiàn)的一個或多個方面可以被包括在各種處理階段，諸如在庫文件3012、gdsii文件3026(例如，具有g(shù)dsii格式的文件)和gerber文件3052(例如，具有g(shù)erber格式的文件)中，以及存儲在研究計算機3006的存儲器3010、設(shè)計計算機3014的存儲器3018、計算機3046的存儲器3050、在各個階段(諸如在板組裝過程3054)使用的一個或多個其他計算機或處理器(未示出)的存儲器處，并且還并入一個或多個其他物理實現(xiàn)中，諸如掩模3032、裸片3036、封裝件3040、pca3058、或其他產(chǎn)品(諸如原型電路或器件(未示出))、或其任何組合中。雖然描繪了從物理器件設(shè)計到最終產(chǎn)品的各種代表性的生產(chǎn)階段，但是在其他實現(xiàn)中可以使用更少的階段或者可以包括附加階段。類似地，過程3000可以由單個實體或者由執(zhí)行過程3000的各個階段的一個或多個實體來執(zhí)行。

盡管圖1至圖30中的一個或多個可以示出根據(jù)本公開的教導的系統(tǒng)、器件和/或方法，但是本公開不限于這些所示的系統(tǒng)、器件和/或方法?？梢栽诎ň哂写鎯ζ?、處理器和片上電路的集成電路的任何裝置中適當?shù)厥褂帽竟_的示例、實現(xiàn)或方面。

如本文所示或所描述的圖1至圖30中任一個圖的一個或多個功能或部件可以與圖1至圖30中的另一個圖的一個或多個其它部分組合。因此，本文中所描述的任何單個示例、實現(xiàn)或方面都不應(yīng)當被解釋為限制，并且可以在不脫離本公開內(nèi)容的教導的情況下適當?shù)亟M合本公開的示例、實現(xiàn)或方面。

本領(lǐng)域技術(shù)人員將進一步了解，結(jié)合本文中公開的示例、實現(xiàn)或方面描述的各種說明性邏輯塊、配置、模塊、電路和算法步驟可以被實現(xiàn)為電子硬件、由處理器執(zhí)行的計算機軟件、或二者的組合。以上已經(jīng)在其功能方面一般地描述了各種說明性的部件、塊、配置、模塊、電路和步驟。這樣的功能被實現(xiàn)為硬件還是處理器可執(zhí)行指令取決于施加在整個系統(tǒng)上的特定應(yīng)用和設(shè)計約束。技術(shù)人員可以針對每個特定應(yīng)用以不同的方式來實現(xiàn)所描述的功能，但是這種實現(xiàn)決定不應(yīng)當被解釋為導致偏離本公開的范圍。

結(jié)合本文中公開的示例、實現(xiàn)或方面描述的方法或算法的步驟可以直接用硬件、用由處理器執(zhí)行的軟件模塊、或者用二者的組合來實施。軟件模塊可以駐留在隨機存取存儲器(ram)、閃存、只讀存儲器(rom)、可編程只讀存儲器(prom)、可擦除可編程只讀存儲器(eprom)、電可擦除可編程只讀存儲器(eeprom)、寄存器、硬盤、可移除磁盤、光盤只讀存儲器(cd-rom)、或本領(lǐng)域已知的任何其他形式的非狀態(tài)存儲介質(zhì)中。示例性存儲介質(zhì)耦合到處理器，使得處理器可以從存儲介質(zhì)讀取信息和向存儲介質(zhì)寫入信息。在替代方案中，存儲介質(zhì)可以與處理器成一體。處理器和存儲介質(zhì)可以駐留在專用集成電路(asic)中。asic可以駐留在計算設(shè)備或用戶終端中。在替代方案中，處理器和存儲介質(zhì)可以作為分立部件駐留在計算設(shè)備或用戶終端中。存儲設(shè)備不是信號。

提供對所公開的示例、實現(xiàn)或方面的先前描述以使本領(lǐng)域技術(shù)人員能夠制作或使用所公開的示例、實現(xiàn)或方面。對這些示例、實現(xiàn)或方面的各種修改對于本領(lǐng)域技術(shù)人員將是顯而易見的，并且在不脫離本公開的范圍的情況下，本文中定義的原理可以應(yīng)用于其他示例、實現(xiàn)或方面。因此，本公開不旨在限于本文中所示的示例、實現(xiàn)或方面，而是符合與所附權(quán)利要求所限定的原理和新穎特征一致的最廣范圍。