本發(fā)明的各種實(shí)施例涉及集成電路，更尤其涉及特別是在低頻下的絕緣柵(“金屬氧化物半導(dǎo)體”：MOS)低噪聲晶體管，特別是在絕緣體上硅(或SOI)型襯底上和該襯底中形成的那些，并且特別是FDSOI(全耗盡絕緣體上硅)型襯底。

背景技術(shù)：

通常使用淺槽隔離限定晶體管的有源區(qū)域，本領(lǐng)域技術(shù)人員一般用首字母縮寫詞STI(對于“淺槽隔離”)來表示淺槽隔離。在集成電路中使用淺槽隔離對于改善隔離和降低尺寸是有利的。

但是，在有源區(qū)域和隔離槽之間的邊界處產(chǎn)生的電場的突變會顯著影響晶體管的電性能，例如低頻噪聲或，換句話說，MOS晶體管的1/f噪聲(或“閃爍”)。

目前，低頻噪聲可例如通過加寬每個溝槽邊緣附近的傳導(dǎo)溝道來降低、使用蝴蝶型柵(“蝴蝶柵”)和/或通過為每個溝槽邊緣添加稱為“粘結(jié)條(stickers)”的阻擋件來控制柵提取能量來獲得。

但是，這些方案通常來說對制造工藝中的變化是敏感的，例如光刻對準(zhǔn)缺陷。

技術(shù)實(shí)現(xiàn)要素：

因此，根據(jù)一個實(shí)施例，目的是通過使用對制造工藝變化不太敏感的晶體管結(jié)構(gòu)來降低1/f噪聲。

根據(jù)一個方面，提供一種集成電路，其特征在于，包括：位于半導(dǎo)體襯底的有源區(qū)域之中和之上的金屬氧化物半導(dǎo)體晶體管，其中所述有源區(qū)域由絕緣區(qū)域界定，并且其中所述金屬氧化物半導(dǎo)體晶體管的漏極區(qū)域與所述絕緣區(qū)域分離地設(shè)置。

在一個實(shí)施例中，所述金屬氧化物半導(dǎo)體晶體管的絕緣柵極區(qū)域具有露出所述有源區(qū)域的第一部分的孔，該第一部分形成與所述絕緣區(qū)域分離地設(shè)置的所述金屬氧化物半導(dǎo)體晶體管的漏極區(qū)域，并且其中所述金屬氧化物半導(dǎo)體晶體管的源極區(qū)域位于所述絕緣柵極區(qū)域的每側(cè)上的區(qū)域的第二部分中。

在一個實(shí)施例中，所述絕緣區(qū)域包括淺槽隔離型絕緣區(qū)域。

在一個實(shí)施例中，所述半導(dǎo)體襯底是絕緣體上硅型襯底。

在一個實(shí)施例中，所述半導(dǎo)體襯底是全耗盡絕緣體上硅型襯底。

在一個實(shí)施例中，所述金屬氧化物半導(dǎo)體晶體管的絕緣柵極區(qū)域具有位于所述金屬氧化物半導(dǎo)體晶體管的漏極區(qū)域之上的孔。

根據(jù)另一方面，提供一種集成電路，其特征在于，包括：半導(dǎo)體襯底，具有由淺槽隔離界定的有源區(qū)域，所述半導(dǎo)體襯底還包括漏極區(qū)域和源極區(qū)域；以及位于所述有源區(qū)域之上的絕緣柵極，所述絕緣柵極具有貫穿其中而延伸的中心開口，所述中心開口與所述漏極區(qū)域?qū)?zhǔn)。

在一個實(shí)施例中，所述半導(dǎo)體襯底進(jìn)一步包括環(huán)狀圍繞所述漏極區(qū)域的溝道區(qū)域。

在一個實(shí)施例中，進(jìn)一步包括延伸穿過所述中心開口并與所述漏極區(qū)域進(jìn)行電接觸的漏極接觸。

在一個實(shí)施例中，所述半導(dǎo)體襯底是絕緣體上硅襯底。

根據(jù)又一方面，提供一種集成電路，其特征在于，包括：半導(dǎo)體襯底，具有由淺槽隔離界定的有源區(qū)域，所述半導(dǎo)體襯底還包括漏極區(qū)域和環(huán)狀環(huán)繞的溝道區(qū)域；以及位于所述有源區(qū)域之上的絕緣柵極，所述絕緣柵極具有環(huán)狀圍繞中心開口的柵極區(qū)域，所述中心開口位于所述漏極區(qū)域之上，其中所述柵極區(qū)域位于所述溝道區(qū)域之上。

在一個實(shí)施例中，所述半導(dǎo)體襯底進(jìn)一步包括環(huán)狀圍繞所述溝道區(qū)域的源極區(qū)域。

在一個實(shí)施例中，所述半導(dǎo)體襯底進(jìn)一步包括位于所述溝道區(qū)域和所述淺槽隔離之間的源極區(qū)域。

在一個實(shí)施例中，所述源極區(qū)域與所述溝道區(qū)域和所述淺槽隔離這兩者接觸。

在一個實(shí)施例中，所述半導(dǎo)體襯底是絕緣體上硅襯底。

根據(jù)本申請的方案，可以通過使用對制造工藝變化不太敏感的晶體管結(jié)構(gòu)來降低1/f噪聲。

附圖說明

在研究了通過非限制性示例以及附圖所示的對實(shí)施例的具體說明之后，本發(fā)明的其他優(yōu)點(diǎn)和特征將變得明顯，其中：

圖1至圖4涉及電子裝置的各個方面。

具體實(shí)施方式

現(xiàn)在參照圖1，以便圖示集成電路CI的示例的示意性頂視圖。圖2是沿圖1中II-II線的橫截面。

在這個例子中，集成電路CI包括位于半導(dǎo)體襯底S的有源區(qū)域ZA之上和之中的例如NMOS型的晶體管T。

作為非限制性示例，這里半導(dǎo)體襯底S是體襯底。

圖1中虛線圖示的這個有源區(qū)域ZA是由絕緣區(qū)域RI界定，絕緣區(qū)域RI這里是“STI”型的淺槽區(qū)域。后者容許在集成電路CI的例如晶體管的器件之間的有效隔離以及更高密度的集成。

晶體管T的絕緣柵極區(qū)域RGI包括中心部分PC、第一橫向部分PL1和第二橫向部分PL2，中心部分PC位于有源區(qū)域ZA頂部上，第一橫向部分PL1和第二橫向部分PL2位于有源區(qū)域ZA每側(cè)上的絕緣區(qū)域頂部上的中心部分PC的延伸內(nèi)。此外，這里第二橫向部分PL2包括柵極接觸CG。

如圖2中示出的，晶體管T的絕緣柵極區(qū)域RGI包括位于介電區(qū)域RDI上的柵極區(qū)域RG，介電區(qū)域RDI本身位于有源區(qū)域ZA頂部上。

另外以使得露出有源區(qū)域ZA的第一部分P1的方式，在絕緣柵極區(qū)域RGI的中心部分PC內(nèi)形成孔?？譕R因此形成在中心部分PC的中間。

應(yīng)當(dāng)注意，有源區(qū)域ZA的第一部分P1遠(yuǎn)離絕緣區(qū)域RI，換句話說，遠(yuǎn)離淺槽隔離STI。

然后以使得形成遠(yuǎn)離絕緣區(qū)域R1的中心漏極區(qū)域的方式，在第一部分P1內(nèi)形成晶體管T的漏極區(qū)域RD。

另外有源區(qū)域ZA包括第二部分P2，該第二部分P2位于絕緣柵極區(qū)域RGI的每側(cè)上并且形成晶體管T的源極區(qū)域RS，如可在圖1和圖2中看到的。

相應(yīng)地，晶體管T具有位于漏極區(qū)域RD任一側(cè)上的雙傳導(dǎo)溝道CC，淺槽區(qū)域STI對這兩側(cè)影響較小。因此最小化了晶體管T的1/f噪聲。

除了絕緣柵極區(qū)域的形成之外，制造晶體管T的步驟都是傳統(tǒng)步驟，形成絕緣柵極區(qū)域包括另外的蝕刻步驟，例如干蝕刻，以便局部蝕刻柵極材料和下面的電介質(zhì)，從而露出有源區(qū)域ZA的第一部分P1。

在形成有源區(qū)域ZA上的金屬硅化物步驟(硅化步驟)期間，通過孔OR硅化漏極區(qū)域RD。

源極接觸和漏極接觸(為了簡化起見未在圖1和2中示出)以與柵極接觸CG同樣的方式形成在這些區(qū)域上。

另外，絕緣間隔件(為了簡化起見未在圖1和2中示出)以眾所周知的傳統(tǒng)方式形成在柵極區(qū)域RGI的外側(cè)面上和柵極區(qū)域RGI的界定孔OR的內(nèi)側(cè)面上。

作為變形，圖1和圖2中示出的晶體管T也可制造在全耗盡絕緣體上硅型的襯底S_FDSOI之上和之中，如在圖3中示出的。

由于晶體管T的結(jié)構(gòu)保持不變，圖3中晶體管T的標(biāo)記不變。

襯底S_FDSOI包括位于掩埋絕緣層BOX頂部上的例如硅的半導(dǎo)體膜F，掩埋絕緣層BOX通常用首字母縮寫詞BOX(“掩埋氧化物”)來表示，掩埋絕緣層BOX本身位于載體襯底SP例如半導(dǎo)體阱的頂部上。

半導(dǎo)體膜F的一部分形成晶體管T的有源區(qū)域ZA，包括源極區(qū)域RS、漏極區(qū)域RD和位于漏極區(qū)域RD和源極區(qū)域RS之間的雙溝道CC。

考慮到膜F的有限厚度，源極區(qū)域和漏極區(qū)域通過外延被加高。為了簡化圖3，沒有示出該加高。

由于掩埋絕緣層BOX非常薄，為了控制雙傳導(dǎo)溝道CC而提供“背柵”區(qū)域，可對載體襯底SP本身進(jìn)行偏置。

為此目的，襯底S_FDSOI進(jìn)一步包括至少一個背柵接觸區(qū)域PCGA，例如位于兩個淺槽區(qū)域STI之間，如在圖3中示出的。

圖4圖示了根據(jù)本發(fā)明的另一個MOS晶體管例子的配置圖。

如在圖4中看到的，集成電路CI′包括位于襯底S′的有源區(qū)域ZA′之上和之中的例如NMOS型的晶體管T′。

有源區(qū)域ZA′由淺槽區(qū)域STI′界定并包括形成晶體管T′的中心漏極區(qū)域RD′的第一部分P1′。

這里晶體管T′的絕緣柵極區(qū)域RGI′采用環(huán)的形式。絕緣柵極區(qū)域RGI′包括位于其中心以露出第一部分P1′的孔OR′，并包括柵極接觸CG′。

有源區(qū)域ZA′進(jìn)一步包括部分環(huán)繞絕緣柵極區(qū)域RGI′并形成晶體管T′的源極區(qū)域RS′的第二部分P2′。

有利地，在漏極區(qū)域RD′和源極區(qū)域RS′上分別形成若干漏極接觸CD′和源極接觸CS′。

如在圖4中示出的，漏極區(qū)域RD′完全由絕緣柵極區(qū)域RDI′圍繞并因此遠(yuǎn)離淺槽區(qū)域STI′。

因此，獲得了一種晶體管T′，其傳導(dǎo)溝道是環(huán)形并遠(yuǎn)離區(qū)域STI′。由于這個原因降低或甚至消除了晶體管T′的1/f噪聲。

本發(fā)明不限于剛剛已經(jīng)描述的實(shí)施例，而是涵蓋其所有的變形。

因此，雖然已經(jīng)描述了位于體襯底或全耗盡絕緣體上硅(FDSOI)型襯底的有源區(qū)之上和之中的NMOS型的晶體管，但是這些晶體管也可是PMOS晶體管。類似地，不管其NMOS或PMOS的類型如何，晶體管都可形成在任意給定類型的絕緣體上硅(SOI)型襯底上，而不僅僅是全耗盡(FDSOI)型。