本發(fā)明涉及半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域，更具體地，涉及一種消除有源區(qū)中自間隙硅原子的方法。

背景技術(shù)：

隨著集成電路工藝的持續(xù)發(fā)展，器件特征線寬越來越小，由此帶來了很多小尺寸效應(yīng)、如短溝道效應(yīng)等，使得集成電路的功耗持續(xù)上升。另外，由于應(yīng)用范圍的不斷擴(kuò)大，使得空間應(yīng)用對(duì)集成電路提出了更高的要求。

上述問題使得傳統(tǒng)的CMOS集成電路面臨更多的挑戰(zhàn)。例如如何消除栓鎖效應(yīng)(Latch-up)，以及消除高能粒子產(chǎn)生的離化效應(yīng)等。這些挑戰(zhàn)催生了一種新的襯底材料：絕緣層上硅(Silicon On Insulator，SOI)。

SOI材料可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，超薄SOI襯底能很好地解決短溝道效應(yīng)、閂鎖效應(yīng)及高能粒子離化效應(yīng)，從而可有效降低集成電路的功耗。

但是，在得到SOI襯底過程中，有可能會(huì)應(yīng)用到氧化/去除氧化層的方法；在氧化過程中，在襯底硅中會(huì)產(chǎn)生大量的自間隙硅原子，這些自間隙硅原子在其后的摻雜工藝中，會(huì)極大地影響雜質(zhì)的擴(kuò)散行為，如增強(qiáng)擴(kuò)散，使雜質(zhì)的擴(kuò)散系數(shù)產(chǎn)生數(shù)量級(jí)上的變化等，從而將影響雜質(zhì)的分布，繼而影響器件的特性。

因此，本領(lǐng)域技術(shù)人員亟需提供一種消除有源區(qū)中自間隙硅原子的方法，并可與現(xiàn)有的集成電路平面工藝相兼容。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種消除有源區(qū)中自間隙硅原子的方法，其方法簡(jiǎn)便、可靠，并可與現(xiàn)有的集成電路平面工藝完全兼容。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下：

一種消除有源區(qū)中自間隙硅原子的方法，包括以下步驟：

步驟S01：提供一半導(dǎo)體襯底，其具有頂層硅層；

步驟S02：在所述半導(dǎo)體襯底上形成有源區(qū)；

步驟S03：對(duì)位于有源區(qū)的頂層硅層進(jìn)行H⁺注入處理，以使H與頂層硅層中的自間隙硅原子結(jié)合，形成Si-H對(duì)；

步驟S04：對(duì)注入處理后的所述半導(dǎo)體襯底進(jìn)行高溫?zé)崽幚?，以使Si-H對(duì)中的自間隙硅原子快速擴(kuò)散至Si-SiO₂界面和/或Si-空氣界面。

優(yōu)選地，步驟S03中，進(jìn)行H⁺注入處理時(shí)的注入劑量為10¹⁰～10¹⁴cm^-2。

優(yōu)選地，步驟S04中，進(jìn)行高溫?zé)崽幚淼臏囟葹?00～800℃。

優(yōu)選地，步驟S04中，進(jìn)行高溫?zé)崽幚淼臅r(shí)間為1～30分鐘。

優(yōu)選地，所述半導(dǎo)體襯底采用SOI襯底。

優(yōu)選地，所述有源區(qū)具有隔離結(jié)構(gòu)。

優(yōu)選地，所述隔離結(jié)構(gòu)的形成方法包括：在所述半導(dǎo)體襯底上定義有源區(qū)，在有源區(qū)的邊界形成用于隔離的溝槽結(jié)構(gòu)，通過氧化方法在溝槽中填充SiO₂，去除所述半導(dǎo)體襯底頂層硅層表面多余的SiO₂，形成隔離結(jié)構(gòu)。

從上述技術(shù)方案可以看出，本發(fā)明通過對(duì)位于有源區(qū)的半導(dǎo)體襯底頂層硅層進(jìn)行H⁺注入處理，使進(jìn)入硅層中的H與自間隙硅原子結(jié)合，形成Si-H對(duì)，其在較低溫度下也具有較大的擴(kuò)散系數(shù)，可使自間隙硅原子能較快地?cái)U(kuò)散至Si-SiO₂界面或Si-空氣界面；本發(fā)明采用H⁺注入的方法，使H能直接進(jìn)入有源區(qū)的硅層中，從而降低了后續(xù)的熱處理溫度，節(jié)省了工藝成本，減少了工藝時(shí)間，同時(shí)也降低了襯底硅片的應(yīng)力。

附圖說明

圖1是本發(fā)明一種消除有源區(qū)中自間隙硅原子的方法流程圖；

圖2-圖3是本發(fā)明一較佳實(shí)施例中根據(jù)圖1的方法消除有源區(qū)中自間隙硅原子時(shí)的工藝步驟示意圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步的詳細(xì)說明。

需要說明的是，在下述的具體實(shí)施方式中，在詳述本發(fā)明的實(shí)施方式時(shí)，為了清楚地表示本發(fā)明的結(jié)構(gòu)以便于說明，特對(duì)附圖中的結(jié)構(gòu)不依照一般比例繪圖，并進(jìn)行了局部放大、變形及簡(jiǎn)化處理，因此，應(yīng)避免以此作為對(duì)本發(fā)明的限定來加以理解。

在以下本發(fā)明的具體實(shí)施方式中，請(qǐng)參閱圖1，圖1是本發(fā)明一種消除有源區(qū)中自間隙硅原子的方法流程圖；同時(shí)，請(qǐng)參考圖2-圖3，圖2-圖3是本發(fā)明一較佳實(shí)施例中根據(jù)圖1的方法消除有源區(qū)中自間隙硅原子時(shí)的工藝步驟示意圖。如圖1所示，本發(fā)明的一種消除有源區(qū)中自間隙硅原子的方法，包括以下步驟：

執(zhí)行步驟S01：提供一半導(dǎo)體襯底，其具有頂層硅層。

請(qǐng)參閱圖2。首先，可采用一個(gè)具有頂層硅層的半導(dǎo)體襯底，例如，可采用一個(gè)標(biāo)準(zhǔn)SOI襯底10。所述SOI襯底10包括底層硅層11、SiO₂埋氧層12、頂層硅層13；這種超薄的襯底結(jié)構(gòu)能很好地解決短溝道效應(yīng)、閂鎖效應(yīng)及高能粒子離化效應(yīng)，從而可有效降低集成電路的功耗。

執(zhí)行步驟S02：在所述半導(dǎo)體襯底上形成有源區(qū)。

接著，可采用常規(guī)集成電路平面工藝，在所述半導(dǎo)體襯底10上定義出有源區(qū)(即圖示的襯底橫向區(qū)域)；然后在所述有源區(qū)形成隔離結(jié)構(gòu)(圖略)。

隔離結(jié)構(gòu)的具體制作方法可包括：在定義的有源區(qū)的邊界通過光刻、刻蝕工藝形成用于將有源區(qū)進(jìn)行隔離的溝槽結(jié)構(gòu)，停止在SiO₂埋氧層12；然后，可通過氧化方法在溝槽中填充SiO₂；之后，可通過化學(xué)機(jī)械研磨方法或其他圖形化方法，去除頂層硅層13表面多余的SiO₂材料，形成隔離結(jié)構(gòu)。隔離結(jié)構(gòu)所包圍的區(qū)域即為有源區(qū)。也可采用其他公知方法形成有源區(qū)及其隔離結(jié)構(gòu)。

執(zhí)行步驟S03：對(duì)位于有源區(qū)的頂層硅層進(jìn)行H⁺注入處理，以使H與頂層硅層中的自間隙硅原子結(jié)合，形成Si-H對(duì)。

如圖2所示，可采用常規(guī)工藝方式，對(duì)位于有源區(qū)的頂層硅層13進(jìn)行H⁺注入處理。采用本發(fā)明方法形成的Si-H對(duì)，在較低溫度下也具有較大的擴(kuò)散系數(shù)，可以提高自間隙硅原子在后續(xù)高溫?zé)崽幚頃r(shí)的擴(kuò)散速度，使頂層硅層中的自間隙硅原子能較快地?cái)U(kuò)散至Si-SiO₂界面或Si-Air(Si-空氣)界面。

較佳地，進(jìn)行H⁺注入處理時(shí)的注入劑量可為10¹⁰～10¹⁴cm^-2。

執(zhí)行步驟S04：對(duì)注入處理后的所述半導(dǎo)體襯底進(jìn)行高溫?zé)崽幚恚允筍i-H對(duì)中的自間隙硅原子快速擴(kuò)散至Si-SiO₂界面和/或Si-空氣界面。

請(qǐng)參閱圖2?？刹捎贸Ｒ?guī)工藝方式，對(duì)注入處理后的所述半導(dǎo)體襯底進(jìn)行高溫?zé)崽幚怼＝?jīng)過高溫?zé)崽幚砗?，頂層硅?3中的自間隙硅原子已通過擴(kuò)散大量減少甚至得到消除，從而形成不具有或少量具有自間隙硅原子的高溫?zé)崽幚砗箜攲庸鑼?3’。從而在其后的摻雜工藝中，可有效避免因自間隙硅原子的存在對(duì)雜質(zhì)擴(kuò)散行為的影響，確保了器件的特性。

通常，只有在高溫下(例如1050℃以上)，H才可有效地?cái)U(kuò)散至硅中；當(dāng)采用本發(fā)明H⁺注入的方法時(shí)，可使H能直接進(jìn)入到有源區(qū)的頂層硅層中，并形成Si-H對(duì)，從而可降低后續(xù)的高溫?zé)崽幚頊囟?，以及減少高溫?zé)崽幚淼臅r(shí)間，并可以使Si-H對(duì)中的自間隙硅原子快速擴(kuò)散至Si-SiO₂界面和/或Si-空氣界面。因此采用本發(fā)明的方法可節(jié)省工藝成本，減少工藝時(shí)間，并可有效降低硅片應(yīng)力。

較佳地，進(jìn)行高溫?zé)崽幚淼臏囟瓤擅黠@低于常規(guī)的處理溫度，例如可以降低至400～800℃，時(shí)間也可以縮短為1～30分鐘。

綜上所述，本發(fā)明通過對(duì)位于有源區(qū)的半導(dǎo)體襯底頂層硅層進(jìn)行H⁺注入處理，使進(jìn)入硅層中的H與自間隙硅原子結(jié)合，形成Si-H對(duì)，其在較低溫度下也具有較大的擴(kuò)散系數(shù)，可使自間隙硅原子能較快地?cái)U(kuò)散至Si-SiO₂界面或Si-空氣界面；本發(fā)明采用H⁺注入的方法，使H能直接進(jìn)入有源區(qū)的硅層中，從而降低了后續(xù)的熱處理溫度，節(jié)省了工藝成本，減少了工藝時(shí)間，同時(shí)也降低了襯底硅片的應(yīng)力。

以上所述的僅為本發(fā)明的優(yōu)選實(shí)施例，所述實(shí)施例并非用以限制本發(fā)明的專利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。