本發(fā)明涉及半導(dǎo)體制造工藝領(lǐng)域，尤其是一種嵌入式閃存的多晶硅干蝕刻工藝的選擇方法。

背景技術(shù)：

在嵌入式閃存中，浮柵末梢尖端的高度與尖銳度會(huì)影響浮柵在編程、擦寫時(shí)候耦合的電壓，進(jìn)而影響閃存在編程、擦寫時(shí)的性能。因此，精確控制浮柵末梢尖端對(duì)于控制閃存的性能具有重要意義。在具體工藝實(shí)施中，可以通過(guò)多晶硅干蝕刻工藝(Poly Dry-Etch)后殘留在有源區(qū)上的氧化層(例如二氧化硅、氮化硅等)的厚度的精準(zhǔn)程度來(lái)獲知浮柵末梢尖端是否精確。

在現(xiàn)有技術(shù)中，針對(duì)確定的產(chǎn)品，可以根據(jù)有源區(qū)的版圖密度或浮柵區(qū)的版圖密度，以及位于所述多晶硅下的氧化層在蝕刻后的預(yù)設(shè)厚度，選擇多晶硅干蝕刻工藝。這是因?yàn)?，根?jù)蝕刻工藝的負(fù)載效應(yīng)(loading effect)可知，反應(yīng)密度較大的區(qū)域的蝕刻速率比密度較小的區(qū)域慢，即實(shí)際需要進(jìn)行干蝕刻的多晶硅越多，占有面積越大，可以選擇蝕刻速率越快、蝕刻時(shí)間越長(zhǎng)或者蝕刻溫度越高的蝕刻工藝。其中，可以通過(guò)區(qū)域的版圖面積與產(chǎn)品的整張版圖的面積相除，以得到所述區(qū)域的版圖密度。

更具體而言，可以根據(jù)有源區(qū)的版圖密度或浮柵區(qū)的版圖密度，對(duì)需要進(jìn)行干蝕刻的多晶硅的面積進(jìn)行預(yù)判斷。具體而言，嵌入式閃存的版圖區(qū)域包含存儲(chǔ)器區(qū)域和邏輯區(qū)域，在存儲(chǔ)器區(qū)域內(nèi)，有源區(qū)與浮柵區(qū)的版圖圖案均為均勻排列，也即有源區(qū)或浮柵區(qū)的版圖面積與需要進(jìn)行蝕刻的多晶硅的面積具有線性關(guān)系，所述有源區(qū)或浮柵區(qū)的版圖面積越大，需要進(jìn)行干蝕刻的多晶硅的面積也越大。

進(jìn)一步地，可以根據(jù)有源區(qū)的版圖密度或浮柵區(qū)的版圖密度的大小，結(jié)合氧化層在蝕刻后的預(yù)設(shè)厚度，選擇多晶硅干蝕刻工藝。

但是，對(duì)于新產(chǎn)品，僅通過(guò)有源區(qū)的版圖，或者僅通過(guò)浮柵區(qū)的版圖，難以經(jīng)過(guò)預(yù)判斷即選擇出正確的干蝕刻工藝，導(dǎo)致獲得的氧化層厚度不符合預(yù)期，浮柵末梢尖端控制不夠精確。這是因?yàn)?，在邏輯區(qū)域中，有源區(qū)與浮柵區(qū)的版圖圖案并非均勻排列，即有源區(qū)或浮柵區(qū)的版圖面積與需要進(jìn)行蝕刻的多晶硅的面積為非線性關(guān)系，也即有源區(qū)或浮柵區(qū)的版圖面積大的產(chǎn)品，需要進(jìn)行干蝕刻的多晶硅的面積卻未必大。這種非線性關(guān)系的特點(diǎn)，對(duì)于邏輯區(qū)域面積比例較大的產(chǎn)品而言，表現(xiàn)地更為突出。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問(wèn)題是提供一種嵌入式閃存的多晶硅干蝕刻工藝的選擇方法，可以根據(jù)多晶硅的實(shí)際蝕刻區(qū)域的版圖密度，選擇合適的多晶硅干蝕刻工藝，從而對(duì)浮柵末梢尖端的形貌進(jìn)行精確控制，以提高閃存性能。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種嵌入式閃存的多晶硅干蝕刻工藝的選擇方法，包括以下步驟：提供所述嵌入式閃存的有源區(qū)的版圖和浮柵區(qū)的版圖；根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，所述實(shí)際蝕刻區(qū)域?yàn)橥ㄟ^(guò)干蝕刻工藝蝕刻多晶硅的區(qū)域；根據(jù)所述實(shí)際蝕刻版區(qū)域的版圖密度和位于所述多晶硅下的氧化層在蝕刻后的預(yù)設(shè)厚度，選擇對(duì)應(yīng)的干蝕刻工藝。

可選的，所述確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度包括：根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述浮柵區(qū)與所述有源區(qū)的重合區(qū)域；根據(jù)所述有源區(qū)的版圖密度和所述重合區(qū)域的版圖密度確定所述實(shí)際蝕刻區(qū)域的版圖密度。

可選的，根據(jù)所述有源區(qū)的版圖密度和所述重合區(qū)域的版圖密度確定所述實(shí)際蝕刻區(qū)域的版圖密度包括：利用所述有源區(qū)的版圖密度減去所述重合區(qū)域的版圖密度，以得到所述實(shí)際蝕刻區(qū)域的版圖密度。

可選的，所述重合區(qū)域的版圖密度等于所述浮柵區(qū)的版圖密度乘以預(yù)設(shè)的第一比值。

可選的，所述確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度包括：根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述浮柵區(qū)與所述有源區(qū)的重合區(qū)域，所述重合區(qū)域的版圖密度作為第一版圖密度；確定所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，作為第二版圖密度；根據(jù)所述有源區(qū)的版圖密度、所述第一版圖密度與第二版圖密度，確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度。

可選的，利用所述有源區(qū)的版圖密度減去所述第一版圖密度再加上所述第二版圖密度，以得到所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度。

可選的，根據(jù)所述浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的體積計(jì)算所述多晶硅的蝕刻深度值；根據(jù)所述蝕刻深度值計(jì)算相同深度下所述浮柵區(qū)的體積；計(jì)算所述浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的體積與所述浮柵區(qū)的體積的比值；利用所述浮柵區(qū)的版圖密度乘以所述比值，以確定所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例提供一種嵌入式閃存的多晶硅干蝕刻工藝的選擇方法，包括以下步驟：提供所述嵌入式閃存的有源區(qū)的版圖和浮柵區(qū)的版圖；根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，所述實(shí)際蝕刻區(qū)域?yàn)橥ㄟ^(guò)干蝕刻工藝蝕刻多晶硅的區(qū)域；根據(jù)所述實(shí)際蝕刻版區(qū)域的版圖密度和位于所述多晶硅下的氧化層在蝕刻后的預(yù)設(shè)厚度，選擇對(duì)應(yīng)的干蝕刻工藝。采用本發(fā)明實(shí)施例，可以根據(jù)多晶硅的實(shí)際蝕刻區(qū)域的版圖密度，選擇合適的多晶硅干蝕刻工藝，從而對(duì)浮柵末梢尖端的形貌進(jìn)行精確控制，以提高閃存性能。

進(jìn)一步，在本發(fā)明實(shí)施例中，對(duì)于不需要在浮柵區(qū)內(nèi)對(duì)多晶硅進(jìn)行蝕刻的情況，可以通過(guò)版圖密度相減或者乘以預(yù)設(shè)比值等多種計(jì)算方式計(jì)算實(shí)際蝕刻區(qū)域的版圖密度，為用戶提供方便。

進(jìn)一步，在本發(fā)明實(shí)施例中，對(duì)于需要在所述浮柵區(qū)內(nèi)對(duì)多晶硅進(jìn)行蝕刻的情況，可以根據(jù)浮柵區(qū)內(nèi)實(shí)際刻蝕的多晶硅的體積和浮柵區(qū)的體積更為準(zhǔn)確地計(jì)算獲得浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的版圖密度，有助于計(jì)算出更為準(zhǔn)確的實(shí)際蝕刻區(qū)域的版圖密度，進(jìn)而選擇更為合適的多晶硅干蝕刻工藝，從而對(duì)浮柵末梢尖端的形貌進(jìn)行精確控制。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例中的一種嵌入式閃存的多晶硅干蝕刻工藝的選擇方法的流程圖；

圖2示出了本發(fā)明實(shí)施例中的一種有源區(qū)的版圖和浮柵區(qū)的版圖的排列方式；

圖3至圖4是本發(fā)明第一實(shí)施例中的多晶硅干蝕刻工藝過(guò)程的剖面結(jié)構(gòu)示意圖。

圖5至圖6是本發(fā)明第二實(shí)施例中的多晶硅干蝕刻工藝過(guò)程的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

如前所述，在嵌入式閃存中，浮柵末梢尖端的高度與尖銳度會(huì)影響浮柵在編程、擦寫時(shí)候耦合的電壓，進(jìn)而影響閃存在編程、擦寫時(shí)的性能。具體而言，過(guò)低、過(guò)鈍的浮柵末梢尖端會(huì)導(dǎo)致過(guò)小的隧穿電流，進(jìn)而由于電場(chǎng)強(qiáng)度過(guò)低，編程、擦寫電流過(guò)小而導(dǎo)致編程、擦寫時(shí)間過(guò)長(zhǎng)的情況。

在具體工藝實(shí)施中，可以通過(guò)多晶硅干蝕刻工藝后殘留在有源區(qū)上的氧化層的厚度的精準(zhǔn)程度來(lái)獲知浮柵末梢尖端是否精確。具體而言，殘留的氧化層越薄，表示多晶硅干蝕刻對(duì)所述浮柵末梢尖端的蝕刻程度越重，越易導(dǎo)致浮柵末梢尖端過(guò)低、過(guò)鈍。但是一味追求過(guò)厚的氧化層，有可能導(dǎo)致多晶硅蝕刻不足，嚴(yán)重時(shí)引起器件失效。所以，保持氧化層的厚度的精準(zhǔn)度具有重要意義。

在現(xiàn)有技術(shù)中，針對(duì)確定的產(chǎn)品，可以根據(jù)有源區(qū)的版圖密度或浮柵區(qū)的版圖密度，通過(guò)選擇多晶硅干蝕刻工藝，獲得對(duì)應(yīng)的氧化層厚度。但是，對(duì)于新產(chǎn)品，僅通過(guò)有源區(qū)的版圖，或者僅通過(guò)浮柵區(qū)的版圖，難以選擇正確的干蝕刻工藝，導(dǎo)致獲得的氧化層厚度不符合預(yù)期，浮柵末梢尖端控制不夠精確。

本發(fā)明的發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)，上述問(wèn)題的關(guān)鍵在于現(xiàn)有技術(shù)僅依賴有源區(qū)或浮柵區(qū)中的單層版圖，難以準(zhǔn)確計(jì)算出實(shí)際蝕刻的版圖密度與蝕刻速率的相關(guān)性。這是因?yàn)?，在邏輯區(qū)域中，有源區(qū)與浮柵區(qū)的版圖圖案并非均勻排列，即有源區(qū)或浮柵區(qū)的版圖面積與需要進(jìn)行蝕刻的多晶硅的面積為非線性關(guān)系，也即有源區(qū)或浮柵區(qū)的版圖面積大的產(chǎn)品，需要進(jìn)行干蝕刻的多晶硅的面積卻未必大。

采用本發(fā)明實(shí)施例，通過(guò)同時(shí)對(duì)有源區(qū)和浮柵區(qū)兩層版圖進(jìn)行分析，可以結(jié)合兩層版圖計(jì)算得到多晶硅的實(shí)際蝕刻區(qū)域的版圖密度，從而選擇正確的多晶硅干蝕刻工藝，以對(duì)浮柵末梢尖端進(jìn)行精確控制。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

參照?qǐng)D1，圖1是本發(fā)明實(shí)施例中的一種嵌入式閃存的多晶硅干蝕刻工藝的選擇方法的流程圖。所述嵌入式閃存的多晶硅干蝕刻工藝的選擇方法包括步驟S101至步驟S103。

步驟S101：提供所述嵌入式閃存的有源區(qū)的版圖和浮柵區(qū)的版圖。

步驟S102：根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，所述實(shí)際蝕刻區(qū)域?yàn)橥ㄟ^(guò)干蝕刻工藝蝕刻多晶硅的區(qū)域。

步驟S103：根據(jù)所述實(shí)際蝕刻版區(qū)域的版圖密度和位于所述多晶硅下的氧化層在蝕刻后的預(yù)設(shè)厚度，選擇對(duì)應(yīng)的干蝕刻工藝。

在步驟S101的具體實(shí)施中，嵌入式閃存的有源區(qū)的版圖和浮柵區(qū)的版圖可以在導(dǎo)入所述嵌入式閃存的產(chǎn)品階段，在導(dǎo)入的產(chǎn)品版圖信息中獲得。

圖2示出了本發(fā)明實(shí)施例中的一種有源區(qū)的版圖和浮柵區(qū)的版圖的排列方式。如圖2所示，有源區(qū)110的版圖與浮柵區(qū)120的版圖呈交叉排列，形成浮柵區(qū)與有源區(qū)的重合區(qū)域121。

其中，連接A至B的虛線可以用于指示對(duì)嵌入式閃存的多晶硅干蝕刻工藝過(guò)程進(jìn)行剖面檢測(cè)時(shí)，可選擇的剖面位置。具體的剖面結(jié)構(gòu)示意圖將在后文中進(jìn)行介紹。

如前所述，嵌入式閃存的版圖區(qū)域包含存儲(chǔ)器區(qū)域和邏輯區(qū)域，在存儲(chǔ)器區(qū)域內(nèi)，有源區(qū)110與浮柵區(qū)120的版圖以均勻方式排列，例如圖2示出的交叉排列方式，此時(shí)有源區(qū)110或浮柵區(qū)120的版圖面積與重合區(qū)域121的面積具有線性關(guān)系。但是在邏輯區(qū)域中，有源區(qū)110或浮柵區(qū)120的版圖圖案排列方式呈現(xiàn)出多樣性、復(fù)雜性，即有源區(qū)110或浮柵區(qū)120的版圖面積與重合區(qū)域121的面積不具有線性關(guān)系。

繼續(xù)參照?qǐng)D1，在步驟S102的具體實(shí)施中，根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，所述實(shí)際蝕刻區(qū)域?yàn)橥ㄟ^(guò)干蝕刻工藝蝕刻多晶硅的區(qū)域。

在本發(fā)明的第一實(shí)施例中，不需要在浮柵區(qū)的版圖區(qū)域內(nèi)對(duì)多晶硅進(jìn)行蝕刻，僅需要對(duì)其余區(qū)域內(nèi)位于有源區(qū)上面的多晶硅進(jìn)行蝕刻工藝處理。

參照?qǐng)D3，圖3是本發(fā)明第一實(shí)施例中的多晶硅干蝕刻工藝過(guò)程的剖面結(jié)構(gòu)示意圖。其剖面位置如圖2示出的連接A至B的虛線。

如圖3所示，在半導(dǎo)體襯底100表面，依次形成有氧化物101、浮柵(Floating Gate)111和浮柵側(cè)墻(Floating Gate Spacer)112。在未被浮柵111和浮柵側(cè)墻112覆蓋的氧化物101區(qū)域上，形成有待蝕刻的多晶硅130。

其中，相鄰浮柵側(cè)墻112的邊緣之間的區(qū)域即為浮柵區(qū)120(參照?qǐng)D2)，浮柵區(qū)120至少包含了浮柵側(cè)墻112以及浮柵側(cè)墻112之間的多晶硅131，其中，浮柵側(cè)墻112的邊緣是浮柵側(cè)墻112與待蝕刻的多晶硅130相鄰的邊緣。浮柵側(cè)墻112將作為多晶硅干蝕刻工藝的硬掩膜層(Hard Mask)，控制所述蝕刻步驟僅發(fā)生在未被浮柵側(cè)墻112保護(hù)的區(qū)域。

需要指出的是，在相鄰的浮柵側(cè)墻112之間，即浮柵區(qū)120(參照?qǐng)D2)的區(qū)域內(nèi)也形成有多晶硅131。在本發(fā)明實(shí)施例的嵌入式閃存產(chǎn)品的工藝制程中，覆蓋有保護(hù)層121以保護(hù)其不被蝕刻。因此，在第一實(shí)施例中，多晶硅干蝕刻工藝處理的實(shí)際蝕刻區(qū)域僅包括對(duì)多晶硅130進(jìn)行蝕刻。

圖4示出的是經(jīng)過(guò)所述多晶硅干蝕刻工藝之后，獲得的嵌入式閃存的剖面結(jié)構(gòu)示意圖。

如圖4所示，對(duì)多晶硅130(參照?qǐng)D3)進(jìn)行蝕刻之后，露出浮柵末梢尖端113以及位于多晶硅下的氧化層101。

其中，精確控制浮柵末梢尖端113的形貌對(duì)于控制閃存的性能具有重要意義。具體而言，如果蝕刻過(guò)度，導(dǎo)致所述浮柵末梢尖端113過(guò)度鈍化，將影響嵌入式閃存在編程、擦寫時(shí)的性能。反之，如果蝕刻不足，殘留的多晶硅130可能引發(fā)橋接短路(bridge)現(xiàn)象，降低產(chǎn)品的良率。

根據(jù)現(xiàn)有技術(shù)可知，獲得的實(shí)際蝕刻區(qū)域的版圖密度越準(zhǔn)確，越能選擇出更加合適的多晶硅干蝕刻工藝。

繼續(xù)參考圖1，在所述第一實(shí)施例的一種具體實(shí)施中，根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，可以確定重合區(qū)域，進(jìn)而根據(jù)所述有源區(qū)的版圖密度和所述重合區(qū)域的版圖密度可以確定所述實(shí)際蝕刻區(qū)域的版圖密度。

在具體實(shí)施中，可以通過(guò)對(duì)所述有源區(qū)的版圖和浮柵區(qū)的版圖進(jìn)行處理，以確定重合區(qū)域。例如通過(guò)常規(guī)的圖形疊加技術(shù)、重復(fù)數(shù)據(jù)處理技術(shù)等。本發(fā)明實(shí)施例對(duì)此不作限制。

進(jìn)一步地，可以利用所述有源區(qū)的版圖密度減去所述重合區(qū)域的版圖密度，以得到所述實(shí)際蝕刻區(qū)域的版圖密度。

具體而言，根據(jù)重合區(qū)域?yàn)楸桓艆^(qū)遮擋的有源區(qū)的區(qū)域，可以將有源區(qū)的版圖密度減去重合區(qū)域的版圖密度，以得到實(shí)際蝕刻區(qū)域的版圖密度，從而得到未被浮柵區(qū)遮擋的有源區(qū)上面的多晶硅的版圖密度。

在所述第一實(shí)施例的另一種具體實(shí)施中，所述重合區(qū)域的版圖密度等于所述浮柵區(qū)的版圖密度乘以預(yù)設(shè)的第一比值。

具體地，第一比值即為浮柵區(qū)的區(qū)域內(nèi)，有源區(qū)占據(jù)的版圖密度比，也即有源區(qū)占據(jù)的面積比。

預(yù)設(shè)的第一比值可以根據(jù)同類型產(chǎn)品的制造工藝的經(jīng)驗(yàn)值進(jìn)行設(shè)置，也可以在導(dǎo)入所述嵌入式閃存的產(chǎn)品階段，通過(guò)導(dǎo)入的產(chǎn)品版圖信息獲得。本發(fā)明對(duì)獲得第一比值的方式不做限制。作為一個(gè)非限制性的例子，可以設(shè)置預(yù)設(shè)的第一比值為50％，此時(shí)在浮柵區(qū)的區(qū)域內(nèi)，有源區(qū)與非有源區(qū)(例如淺槽隔離區(qū))的面積相等。

在本發(fā)明的第一實(shí)施例中，對(duì)于不需要在浮柵區(qū)的版圖區(qū)域內(nèi)對(duì)多晶硅進(jìn)行蝕刻的情況，可以選擇多種計(jì)算方式計(jì)算實(shí)際蝕刻區(qū)域的版圖密度，為用戶提供方便。

在本發(fā)明的第二實(shí)施例中，除了位于有源區(qū)上面的多晶硅，還需要在所述浮柵區(qū)的版圖區(qū)域內(nèi)對(duì)多晶硅進(jìn)行蝕刻工藝處理。

參照?qǐng)D5，圖5是本發(fā)明第二實(shí)施例中的多晶硅干蝕刻工藝過(guò)程的剖面結(jié)構(gòu)示意圖。其剖面位置如圖2示出的連接A至B的虛線。

如圖5所示，在半導(dǎo)體襯底200表面，依次形成有氧化物201、浮柵211和浮柵側(cè)墻212。在未被浮柵211和浮柵側(cè)墻212覆蓋的氧化物201區(qū)域上，形成有待蝕刻的多晶硅230，以及在相鄰的浮柵側(cè)墻212之間，形成有待蝕刻的多晶硅231。其中，相鄰浮柵側(cè)墻212的邊緣之間的區(qū)域即為浮柵區(qū)120(參照?qǐng)D2)，浮柵區(qū)120至少包含了浮柵側(cè)墻212以及浮柵側(cè)墻212之間的多晶硅231，其中，浮柵側(cè)墻212的邊緣是浮柵側(cè)墻212與待蝕刻的多晶硅230相鄰的邊緣。

在第二實(shí)施例中，多晶硅干蝕刻工藝處理的實(shí)際蝕刻區(qū)域包括對(duì)多晶硅230和多晶硅231進(jìn)行蝕刻。

圖6示出的是經(jīng)過(guò)所述多晶硅干蝕刻工藝之后，獲得的嵌入式閃存的剖面結(jié)構(gòu)示意圖。

如圖6所示，對(duì)多晶硅230(參照?qǐng)D5)進(jìn)行蝕刻之后，露出浮柵末梢尖端213以及位于多晶硅下的氧化層201。同時(shí)對(duì)部分體積的多晶硅231進(jìn)行了蝕刻。

繼續(xù)參考圖1，在所述本發(fā)明第二實(shí)施例中，根據(jù)所述有源區(qū)的版圖和浮柵區(qū)的版圖，確定所述浮柵區(qū)與所述有源區(qū)的重合區(qū)域，所述重合區(qū)域的版圖密度作為第一版圖密度。

根據(jù)前述分析可知，利用所述有源區(qū)的版圖密度減去所述第一版圖密度,即為在未被浮柵和浮柵側(cè)墻覆蓋的氧化物區(qū)域上，確定待蝕刻的多晶硅的版圖密度。

進(jìn)一步地，確定所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，作為第二版圖密度，即為在相鄰的浮柵側(cè)墻之間，確定待蝕刻的多晶硅的版圖密度。

更進(jìn)一步地，利用所述有源區(qū)的版圖密度減去所述第一版圖密度再加上所述第二版圖密度，以得到所述有源區(qū)與所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度。

鑒于在相鄰的浮柵側(cè)墻之間的多晶硅并未完全被蝕刻掉，可以通過(guò)計(jì)算所述浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的體積與相同深度下所述浮柵區(qū)的體積的比值獲得第二版圖密度。

具體地，根據(jù)所述浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的體積計(jì)算所述多晶硅的蝕刻深度值，根據(jù)所述蝕刻深度值計(jì)算相同深度下所述浮柵區(qū)的體積，計(jì)算所述浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的體積與所述浮柵區(qū)的體積的比值，進(jìn)而利用所述浮柵區(qū)的版圖密度乘以所述比值，以確定所述浮柵區(qū)的實(shí)際蝕刻區(qū)域的版圖密度，也即第二版圖密度。

其中，所述浮柵區(qū)內(nèi)實(shí)際蝕刻的多晶硅的體積可以根據(jù)同類型產(chǎn)品的制造工藝的經(jīng)驗(yàn)值得到，例如經(jīng)過(guò)多晶硅干蝕刻工藝之后，通過(guò)SEM(Scanning Electronic Microscope，掃描電子顯微鏡)獲得嵌入式閃存產(chǎn)品或者半成品的剖面圖，經(jīng)過(guò)測(cè)量計(jì)算獲得。

在本發(fā)明實(shí)施例中，對(duì)于需要在所述浮柵區(qū)的版圖區(qū)域內(nèi)對(duì)多晶硅進(jìn)行蝕刻的情況，可以計(jì)算獲得更為準(zhǔn)確的浮柵區(qū)的版圖范圍內(nèi)實(shí)際蝕刻的多晶硅的版圖密度，有助于計(jì)算出更為準(zhǔn)確的實(shí)際蝕刻區(qū)域的版圖密度，從而選擇更為合適的多晶硅干蝕刻工藝。

在步驟S103的具體實(shí)施中，根據(jù)所述實(shí)際蝕刻版區(qū)域的版圖密度和位于所述多晶硅下的氧化層在蝕刻后的預(yù)設(shè)厚度，選擇對(duì)應(yīng)的多晶硅干蝕刻工藝。

在現(xiàn)有技術(shù)中，可以根據(jù)同類型產(chǎn)品的制造工藝的經(jīng)驗(yàn)，獲得蝕刻區(qū)域的版圖密度、位于所述多晶硅下的氧化層在蝕刻后的厚度和不同的多晶硅干蝕刻工藝三者之間的對(duì)應(yīng)關(guān)系，提前預(yù)備多套蝕刻工藝參數(shù)，從而在新產(chǎn)品導(dǎo)入時(shí)，根據(jù)蝕刻區(qū)域的版圖密度和氧化層的預(yù)設(shè)厚度就能選擇更為準(zhǔn)確的蝕刻工藝，以更快地促成新產(chǎn)品量產(chǎn)。作為一個(gè)非限制性的例子，可以設(shè)置所述氧化層的預(yù)設(shè)厚度為0.1納米至40納米。

但是，僅通過(guò)有源區(qū)的版圖，或者僅通過(guò)浮柵區(qū)的版圖，對(duì)實(shí)際蝕刻區(qū)域的判斷并不準(zhǔn)確，導(dǎo)致在進(jìn)一步改進(jìn)過(guò)程中，只能通過(guò)間接的方法確定蝕刻工藝條件，例如生產(chǎn)出少量產(chǎn)品或半成品后，通過(guò)SEM獲得產(chǎn)品的剖面圖，進(jìn)而根據(jù)剖面圖的測(cè)量數(shù)據(jù)修改多晶硅干蝕刻工藝參數(shù)，進(jìn)而再次以新的工藝參數(shù)進(jìn)行生產(chǎn)，之后再次檢測(cè)SEM結(jié)果。

上述流程不但花費(fèi)較高的生產(chǎn)成本，而且因?yàn)镾EM采樣數(shù)目存在的有限性，難以一次性將產(chǎn)品的工藝條件調(diào)整到位，導(dǎo)致新產(chǎn)品導(dǎo)入后良率的提升周期長(zhǎng)于預(yù)期。

采用本發(fā)明實(shí)施例，可以獲得實(shí)際蝕刻區(qū)域的版圖密度，然后結(jié)合氧化層的預(yù)設(shè)厚度，可以選擇出更為準(zhǔn)確的蝕刻工藝，從而精確地控制不同產(chǎn)品閃存浮柵的尖端形貌，高效地實(shí)現(xiàn)新產(chǎn)品的順利導(dǎo)入。

在具體實(shí)施中，所述多晶硅干蝕刻工藝的蝕刻速率為0.1納米/分鐘至1000納米/分鐘，所述氧化層的蝕刻速率為0.1納米/分鐘至500納米/分鐘。所述多晶硅干蝕刻工藝的蝕刻時(shí)間為主蝕刻2秒至100秒，過(guò)蝕刻(over etch)0至500秒。所述多晶硅干蝕刻工藝的蝕刻溫度為-80攝氏度至300攝氏度。所述多晶硅干蝕刻工藝的蝕刻氣體可以為氯氣(Cl₂)、溴化氫(HBr)等。所述多晶硅干蝕刻工藝的蝕刻壓強(qiáng)為1mTorr至5000mTorr。所述多晶硅干蝕刻工藝的蝕刻電壓為1V至2000V。所述氧化層的原始厚度為2納米至50納米。需要指出的是，本發(fā)明實(shí)施例對(duì)所述多晶硅干蝕刻工藝的工藝參數(shù)不作限制。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。