一種半導體器件的制造方法和電子裝置的制造方法
【技術領域】
[0001] 本發(fā)明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法和電子裝 置。
【背景技術】
[0002] 在半導體技術領域中，嵌入式閃存巧-flash)存儲器的制造過程通常與邏輯器件 的制造過程結合在一起。由于閃存器件與邏輯器件具有不同的工藝要求，因此閃存器件與 邏輯器件的制造往往存在此消彼長的關系。
[0003] 現(xiàn)有的一種半導體器件的制造方法包括如下步驟：
[0004] 步驟El ;在半導體襯底100上依次形成氧化娃層101和氮化娃層102,對氮化娃層 102、氧化娃層101和半導體襯底100進行刻蝕W形成用于容置淺溝槽隔離的溝槽1030,女口 圖IA所示。
[0005] 步驟E2 ;在溝槽1030內(nèi)填充介電材料（通常為氧化娃）并進行CMP W形成淺溝 槽隔離（STI) 103,如圖IB所示。
[0006] 步驟E3 ;去除氮化娃層102,如圖IC所示。
[0007] 步驟E4 ;沉積用于形成浮柵的浮柵材料層1040,如圖ID所示。其中，浮柵材料層 1040的材料通常為多晶娃。
[0008] 步驟E5 ;對浮柵材料層1040進行CMP W形成浮柵104,如圖IE所示。
[0009] 在現(xiàn)有技術中，氮化娃層102的厚度通常為浮柵104的厚度的1. 5至2倍。由于 氮化娃102的厚度比較大，導致在步驟E2中填充介電材料時具有高的縱橫比，因而往往導 致淺溝槽隔離103內(nèi)形成空洞1031，如圖IB所示。同理，在浮柵104內(nèi)也很容易出現(xiàn)空洞 1041，如圖ID所示。
[0010] 在本技術領域中，為保證器件性能，應保證淺溝槽隔離103和浮柵104的內(nèi)部不存 在空洞（void)。而送主要由關鍵尺寸和間隙填充時的縱橫比決定。通常而言，大的AA區(qū) 的關鍵尺寸將導致淺溝槽隔離103的內(nèi)部出現(xiàn)空洞，而在采用自對準的方法形成浮柵材料 層1040來代替位于AA區(qū)的氮化娃層102時，小的AA區(qū)關鍵尺寸將導致浮柵內(nèi)出現(xiàn)空洞。 于是，為確保淺溝槽隔離和浮柵的內(nèi)部不出現(xiàn)空洞，需要平衡形成淺溝槽隔離的工藝與形 成浮柵的工藝，而送具有比較窄的工藝窗口。也就是說，在現(xiàn)有技術中，往往很難實現(xiàn)同時 確保淺溝槽隔離和浮柵的內(nèi)部均不出現(xiàn)空洞。
[0011] 此外，上述的對浮柵材料層1040進行CMP的工藝往往導致存儲單元區(qū)與焊盤區(qū) (PAD)之間具有嚴重的負載效應，常常會導致所制得的半導體器件出現(xiàn)圖2C所示的問題， 目P，位于焊盤區(qū)的浮柵的厚度比較?。▓D2C中標號1051所示），導致出現(xiàn)AA區(qū)損傷（圖 2C中標號1061所示）。也就是說，形成浮柵的工藝往往具有負載效應，導致無法保證形成 的浮柵具有良好的形貌。
[0012] 由此可見，現(xiàn)有的半導體器件的制造方法存在著無法同時保證淺溝槽隔離和浮柵 的內(nèi)部不出現(xiàn)空洞、W及因 CMP工藝的負載效應而無法保證浮柵的形貌等問題。因此，為解 決上述技術問題，有必要提出一種新的半導體器件的制造方法。

【發(fā)明內(nèi)容】

[0013] 針對現(xiàn)有技術的不足，本發(fā)明提出一種半導體器件的制造方法和電子裝置，可W 確保淺溝槽隔離和浮柵的內(nèi)部不出現(xiàn)空洞，并確保浮柵具有良好的形貌。
[0014] 本發(fā)明的一個實施例提供一種半導體器件的制造方法，所述方法包括：
[0015] 步驟Sioi ;在半導體襯底上依次形成第一硬掩膜層和第二硬掩膜層，對所述第二 硬掩膜層、所述第一硬掩膜層和所述半導體襯底進行刻蝕W形成用于容置淺溝槽隔離的溝 槽；
[0016] 步驟S102 ;在所述溝槽內(nèi)填充介電材料并進行CMP W形成淺溝槽隔離；
[0017] 步驟S103 ;去除所述第二硬掩膜層，形成覆蓋所述第一硬掩膜層與所述淺溝槽隔 離的浮柵材料層；
[0018] 步驟S104 ;多次重復執(zhí)行緩沖層形成和緩沖層去除的如下工藝過程，重復次數(shù)為 至少兩次：
[0019] 形成覆蓋所述浮柵材料層的緩沖層，通過CMP工藝去除所述緩沖層高于所述浮柵 材料層的部分W及所述浮柵材料層的一部分；
[0020] 步驟S105 ;通過干法刻蝕去除所述浮柵材料層高于所述淺溝槽隔離的部分W及 所述緩沖層的剩余部分W形成浮柵。
[0021] 可選地，在所述步驟Sioi中形成的所述第二硬掩膜層的厚度與在所述步驟S105 中形成的所述浮柵的厚度相同。
[0022] 可選地，在所述步驟SlOl中，所述第二硬掩膜層的厚度范圍為200-1000在。
[0023] 可選地，在所述步驟S104中，所述緩沖層的材料包括氧化娃。
[0024] 可選地，在所述步驟S104中，所述緩沖層的厚度范圍為50-500A。
[00巧]可選地，在所述步驟S104中，所述CMP工藝對所述緩沖層與所述浮柵材料層的去 除選擇比的范圍為5:1~10:1。
[0026] 可選地，在所述步驟S104中，形成所述緩沖層的方法為化學氣相沉積法，沉積的 緩沖層的厚度范圍50-1001。
[0027] 可選地，在所述步驟S104中，形成所述緩沖層的方法為選擇性沉積法，所述緩沖 層僅形成于所述浮柵材料層被暴露的區(qū)域的上方。
[0028] 可選地，在所述步驟S104中，通過控制執(zhí)行步驟S104中所述工藝過程的次數(shù)使得 所述緩沖層的剩余部分與所述浮柵材料層的剩余部分的上表面的最高部分處于同一平面。
[0029] 可選地，在所述步驟S105中，所述干法刻蝕對所述浮柵材料層與所述緩沖層的去 除率相同。
[0030] 可選地，在所述步驟SlOl中，所述第二硬掩膜層的材料包括氮化娃，所述第一硬 掩膜層的材料包括氧化娃。
[0031] 可選地，在所述步驟S102中，所述淺溝槽隔離的材料包括氧化娃。
[0032] 可選地，在所述步驟S103中，所述浮柵材料層的材料包括多晶娃。
[0033] 本發(fā)明的另一個實施例提供一種電子裝置，其包括半導體器件W及與所述半導體 器件相連接的電子組件，其中所述半導體器件的制造方法包括如下步驟：
[0034] 步驟SlOl ;在半導體襯底上依次形成第一硬掩膜層和第二硬掩膜層，對所述第二 硬掩膜層、所述第一硬掩膜層和所述半導體襯底進行刻蝕W形成用于容置淺溝槽隔離的溝 槽；
[0035] 步驟S102廟所述溝槽內(nèi)填充介電材料并進行CMP W形成淺溝槽隔離；
[0036] 步驟S103 ;去除所述第二硬掩膜層，形成覆蓋所述第一硬掩膜層與所述淺溝槽隔 離的浮柵材料層；
[0037] 步驟S104 ;多次重復執(zhí)行緩沖層形成和緩沖層去除的如下工藝過程，重復次數(shù)為 至少兩次：
[0038] 形成覆蓋所述浮柵材料層的緩沖層，通過CMP工藝去除所述緩沖層高于所述浮柵 材料層的部分W及所述浮柵材料層的一部分；
[0039] 步驟S105 ;通過干法刻蝕去除所述浮柵材料層高于所述淺溝槽隔離的部分W及 所述緩沖層的剩余部分W形成浮柵。
[0040] 本發(fā)明的半導體器件的制造方法，通過在執(zhí)行"先形成緩沖層再進行CMP"的工藝 過程至少兩次之后進行干法刻蝕來實現(xiàn)對浮柵材料層高于淺溝槽隔離的部分的去除W形 成浮柵，可W在保證浮柵厚度的前提下，保證淺溝槽隔離和浮柵內(nèi)不具有空洞，并保證浮柵 具有良好的形貌。本發(fā)明的電子裝置包括上述的半導體器件，因而同樣具有上述優(yōu)點。
【附圖說明】
[0041] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。
[0042] 附圖中：
[0043] 圖1A、圖1B、圖1C、圖ID和圖IE為現(xiàn)有的一種半導體器件的制造方法的相關步驟 形成的結構的剖視圖；
[0044] 圖2A為現(xiàn)有的一種半導體器件的一種沈M圖；
[0045] 圖2B為現(xiàn)有的一種半導體器件的另一種沈M圖；
[0046] 圖2C為現(xiàn)有的一種半導體器件的AA區(qū)的沈M圖；
[0047] 圖3A、圖3B、圖3C、圖3D、圖祀、圖3F、圖3G、圖3H和圖31為本發(fā)明實施例一的 半導體器件的制造方法的相關步驟形成的結構的剖視圖；
[0048] 圖4為本發(fā)明實施例一的半導體器件的制造方法所制得的半導體器件的一種SEM 圖；
[0049] 圖5為本發(fā)明實施例一的半導體器件的制造方法的一種流程圖。
【具體實施方式】
[0050] 在下文的描述中，給出了大量具體的細節(jié)W便提供對本發(fā)明更為徹底的理解。然 而，對于本領域技術人員而言顯而易見的是，本發(fā)明可W無需一個或多個送些細節(jié)而得W 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進 行描述。
[0051] 應當理解的是，本發(fā)明能夠W不同形式實施，而不應當解釋為局限于送里提出的 實施例。相反地，提供送些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸W及相對尺寸可能被夸大。自始至終 相同附圖標記表示相同的元件。
[0052] 應當明白，當元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"禪合到"其 它元件或?qū)訒r，其可W直接地在其它元件或?qū)由?、與之相鄰、連接或禪合到其它元件或?qū)樱?或者可W存在居間的元件或?qū)印Ｏ喾?，當元件被稱為"直