本發(fā)明涉及半導(dǎo)體芯片領(lǐng)域，尤其三涉及一種LED芯片及其制造方法。

背景技術(shù)：

發(fā)光二極管（Light-Emitting Diode，LED）是一種能發(fā)光的半導(dǎo)體電子元件。這種電子元件早在1962年出現(xiàn)，早期只能發(fā)出低光度的紅光，之后發(fā)展出其他單色光的版本，時至今日能發(fā)出的光已遍及可見光、紅外線及紫外線，光度也提高到相當(dāng)?shù)墓舛取Ｓ捎谄渚哂泄?jié)能、環(huán)保、安全、壽命長、低功耗、低熱、高亮度、防水、微型、防震、易調(diào)光、光束集中、維護(hù)簡便等特點，可以廣泛應(yīng)用于各種指示、顯示、裝飾、背光源、普通照明等領(lǐng)域。

對于藍(lán)寶石襯底的GaN基LED芯片，P電極下方通常設(shè)有CBL層(電流阻擋層)和TCL層(電流擴散層)，CBL層的材料可為二氧化硅等，TCL層的材料可為ITO等，CBL層和TCL層有挖孔和不挖孔兩種形式。目前ITO層可通過磁控濺射的方式形成，為了提高亮度，ITO層的厚度越來越薄，P電極越來越小。但是，通過磁控濺射形成的ITO層當(dāng)厚度小于600埃時，退火后ITO層表面粗糙度很低，導(dǎo)致TCL層和P電極的附著力變差，不挖孔的整個P電極都容易脫落，挖孔的P電極邊緣容易脫落。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種LED芯片及其制造方法，其能夠有效防止P電極的脫落。

為了實現(xiàn)上述目的，本發(fā)明實施例提供的技術(shù)方案如下：

一種LED芯片，所述LED芯片包括：

襯底；

位于所述襯底上的N型半導(dǎo)體層，N型半導(dǎo)體層上形成有N型臺面；

位于所述N型半導(dǎo)體層上的發(fā)光層；

位于所述發(fā)光層上的P型半導(dǎo)體層；

位于所述P型半導(dǎo)體層上的電流阻擋層、以及位于P型半導(dǎo)體層上且覆蓋電流阻擋層的電流擴散層；

位于未被電流阻擋層與電流擴散層覆蓋的P型半導(dǎo)體層上方且與P型半導(dǎo)體層電性連接的P電極、位于電流擴散層上方且與P電極電性連接的擴展電極、以及位于N型臺面上且與N型半導(dǎo)體層電性連接的N電極。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述電流擴散層的厚度為1~600?。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述電流阻擋層的平面面積大于所述擴展電極的平面面積。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述擴展電極的正投影位于電流阻擋層內(nèi)。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述襯底為藍(lán)寶石、Si、SiC、GaN、ZnO中的一種。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述P型半導(dǎo)體層為P形GaN，所述N型半導(dǎo)體層為N型GaN，所述發(fā)光層為GaN或InGaN。

本發(fā)明另一實施例提供的技術(shù)方案如下：

一種LED芯片的制造方法，所述方法包括以下步驟：

提供一襯底；

在襯底上外延生長形成N型半導(dǎo)體層、發(fā)光層和P型半導(dǎo)體層；

刻蝕N型半導(dǎo)體層形成N型臺面；

在P型半導(dǎo)體層上形成電流阻擋層；

在電流阻擋層上形成覆蓋電流阻擋層的電流擴散層；

在未被電流阻擋層與電流擴散層覆蓋的P型半導(dǎo)體層上方形成與P型半導(dǎo)體層電性連接的P電極，在電流擴散層上方形成與P電極電性連接的擴展電極，在N型臺面上形成與N型半導(dǎo)體層電性連接的N電極。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述電流擴散層通過磁控濺射形成。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述電流擴散層的厚度為1~600?。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述方法還包括：

對電流擴散層進(jìn)行退火處理。

與現(xiàn)有技術(shù)相比，本發(fā)明的P電極下方未設(shè)置電流阻擋層和電流擴散層，P電極直接形成于P型半導(dǎo)體層上，解決了P電極與電流擴散層附著力變差造成電極脫落的問題，增大了芯片電極的穩(wěn)定性，且可以提高芯片的亮度。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a、1b為比較例1中LED芯片的側(cè)剖示意圖和俯視示意圖。

圖2a~2d為比較例1中LED芯片制備方法的工藝步驟圖。

圖3a、3b為比較例2中LED芯片的側(cè)剖示意圖和俯視示意圖。

圖4a~4d為比較例2中LED芯片制備方法的工藝步驟圖。

圖5a、5b為實施例1中LED芯片的側(cè)剖示意圖和俯視示意圖。

圖6a~6d為實施例1中LED芯片制備方法的工藝步驟圖。

具體實施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明中的技術(shù)方案，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。

比較例1：

參圖1a、1b所示，現(xiàn)有技術(shù)中一種不挖孔的LED芯片從下至上依次包括：

襯底10，襯底可以是藍(lán)寶石、Si、SiC、GaN、ZnO等；

N型半導(dǎo)體層20，N型半導(dǎo)體層可以是N型GaN等，N型半導(dǎo)體層上形成有N型臺面21；

發(fā)光層30，發(fā)光層可以是GaN、InGaN等；

P型半導(dǎo)體層40，P型半導(dǎo)體層可以是P型GaN等；

位于P型半導(dǎo)體層40上的電流阻擋層50（CBL層）、以及位于P型半導(dǎo)體層40上且覆蓋電流阻擋層50的電流擴散層60（TCL層），其中，電流阻擋層50和電流擴散層60均未設(shè)置開孔；

位于電流擴散層60上方且通過電流擴散層60與P型半導(dǎo)體層電性連接的P電極71、位于電流擴散層60上方且與P電極71電性連接的擴展電極73、以及位于N型臺面21上且與N型半導(dǎo)體層20電性連接的N電極72。

電流阻擋層50位于P電極71及擴展電極73的正下方，P電極71和擴展電極73的正投影位于電流阻擋層50內(nèi)，且電流阻擋層50的平面面積大于P電極71和擴展電極73的平面面積，P電極71和擴展電極73通過電流擴散層60與P型半導(dǎo)體層40電性連接。

參圖2a~2d并結(jié)合圖1a、1b所示，本比較例1中LED芯片的制造方法具體包括以下步驟：

首先提供一襯底10，在襯底10上外延生長形成N型半導(dǎo)體層20、發(fā)光層30和P型半導(dǎo)體層40；

參圖2a所示，采用圖案化刻蝕工藝刻蝕N型半導(dǎo)體層20形成N型臺面21，本步驟中的刻蝕工藝可以采用干法刻蝕或濕法刻蝕工藝；

參圖2b所示，在P型半導(dǎo)體層上形成電流阻擋層50；

參圖2c所示，在電流阻擋層50上形成覆蓋電流阻擋層的電流擴散層60；

參圖2d所示，在電流擴散層60上方形成與P型半導(dǎo)體層電性連接的P電極71和擴展電極73，在N型臺面21上形成與N型半導(dǎo)體層20電性連接的N電極72。

比較例2：

參圖3a、3b所示，現(xiàn)有技術(shù)中另一種挖孔的LED芯片從下至上依次包括：

襯底10，襯底可以是藍(lán)寶石、Si、SiC、GaN、ZnO等；

N型半導(dǎo)體層20，N型半導(dǎo)體層可以是N型GaN等，N型半導(dǎo)體層上形成有N型臺面21；

發(fā)光層30，發(fā)光層可以是GaN、InGaN等；

P型半導(dǎo)體層40，P型半導(dǎo)體層可以是P型GaN等；

位于P型半導(dǎo)體層40上的電流阻擋層50（CBL層）、以及位于P型半導(dǎo)體層40上且覆蓋電流阻擋層50的電流擴散層60（TCL層），其中，電流阻擋層50和電流擴散層60均設(shè)置有開孔；

位于電流擴散層60上方且通過電流擴散層60和電流阻擋層50的通孔與P型半導(dǎo)體層電性連接的P電極71、位于電流擴散層60上方且與P電極71電性連接的擴展電極73、以及位于N型臺面21上且與N型半導(dǎo)體層20電性連接的N電極72。

電流阻擋層50位于P電極71及擴展電極73的正下方，部分P電極71位于電流阻擋層50和電流擴散層60的通孔內(nèi)以直接與P型半導(dǎo)體層40電性連接。

參圖4a~4d并結(jié)合圖3a、3b所示，本比較例2中LED芯片的制造方法具體包括以下步驟：

首先提供一襯底10，在襯底10上外延生長形成N型半導(dǎo)體層20、發(fā)光層30和P型半導(dǎo)體層40；

參圖4a所示，采用圖案化刻蝕工藝刻蝕N型半導(dǎo)體層20形成N型臺面21，本步驟中的刻蝕工藝可以采用干法刻蝕或濕法刻蝕工藝；

參圖4b所示，在P型半導(dǎo)體層上形成電流阻擋層50，電流阻擋層50預(yù)留有第一通孔51；

參圖4c所示，在電流阻擋層50上形成覆蓋電流阻擋層的電流擴散層60，電流擴散層60預(yù)留有第二通孔61，第二通孔61與第一通孔51對應(yīng)設(shè)置；

參圖4d所示，在第一通孔51與第二通孔61內(nèi)及周邊形成與P型半導(dǎo)體層電性連接的P電極71，在電流擴散層上形成于P電極71電性連接的擴展電極73，在N型臺面21上形成與N型半導(dǎo)體層20電性連接的N電極72。

實施例1：

參圖5a、5b所示，本發(fā)明一具體實施例中的LED芯片從下至上依次包括：

襯底10，襯底可以是藍(lán)寶石、Si、SiC、GaN、ZnO等；

N型半導(dǎo)體層20，N型半導(dǎo)體層可以是N型GaN等，N型半導(dǎo)體層上形成有N型臺面21；

發(fā)光層30，發(fā)光層可以是GaN、InGaN等；

P型半導(dǎo)體層40，P型半導(dǎo)體層可以是P型GaN等；

位于P型半導(dǎo)體層40上的電流阻擋層50（CBL層）、以及位于P型半導(dǎo)體層40上且覆蓋電流阻擋層50的電流擴散層60（TCL層），其中，電流阻擋層50中無開孔，電流擴散層60上設(shè)置有通孔；

位于未被電流阻擋層50與電流擴散層60覆蓋的P型半導(dǎo)體層40上方且與P型半導(dǎo)體層40電性連接的P電極71、位于電流擴散層60上方且與P電極71電性連接的擴展電極73、以及位于N型臺面21上且與N型半導(dǎo)體層20電性連接的N電極72。

優(yōu)選地，電流阻擋層50為二氧化硅（SiO₂），在其他實施方式中也可以由其他絕緣材料形成，如氮化硅（Si₃N₄）或氧化鋁（Al₂O₃）等，以阻擋P電極下方的電流，提高出光效率。

電流擴散層60為氧化銦錫（ITO）電流擴散層，當(dāng)然，電流擴散層的材料還可以選用氧化鋅（ZnO）或氧化鎘錫（CTO）或氧化銦（InO）或銦（In）摻雜氧化鋅（ZnO）或鋁（Al）摻雜氧化鋅（ZnO）或鎵（Ga）摻雜氧化鋅（ZnO）等中的一種或多種。其通過磁控濺射形成，厚度為1~600?。進(jìn)一步地，電流擴散層可以為一層，也可以為上述電流擴散層中兩種或兩種以上的組合層結(jié)構(gòu)。

其中，電流阻擋層50位于擴展電極72的正下方，且擴展電極72的正投影位于電流阻擋層50內(nèi)，電流阻擋層50的平面面積略大于擴展電極72的平面面積。P電極71下方并未設(shè)置電流阻擋層，在電流擴散層60上設(shè)置通孔，P電極71全部形成于通孔內(nèi)，直接與P型半導(dǎo)體層40電性連接。

參圖6a~6d并結(jié)合圖5a、5b所示，本實施例1中LED芯片的制造方法具體包括以下步驟：

首先提供一襯底10，在襯底10上外延生長形成N型半導(dǎo)體層20、發(fā)光層30和P型半導(dǎo)體層40。本實施例中采用MOCVD技術(shù)依次形成N型半導(dǎo)體層、發(fā)光層和P型半導(dǎo)體層，N型半導(dǎo)體層、發(fā)光層和P型半導(dǎo)體層均以GaN為例進(jìn)行說明；

采用圖案化刻蝕工藝刻蝕N型半導(dǎo)體層20形成N型臺面21，本步驟中的刻蝕工藝可以采用干法刻蝕或濕法刻蝕工藝；

在P型半導(dǎo)體層上形成電流阻擋層50，電流阻擋層50呈縱長型設(shè)置，此處可以采用化學(xué)氣象沉積或者物理氣相沉積方法進(jìn)行沉積形成。電流阻擋層的材料可選用二氧化硅（SiO₂）或氮化硅（Si₃N₄）或氧化鋁（Al₂O₃）中一種或組合；

在電流阻擋層50上形成覆蓋電流阻擋層的電流擴散層60，并進(jìn)行退火處理。在電流阻擋層50上采用磁控濺射法形成氧化銦錫（ITO），也就是電流擴散層，其厚度為1~600?，且電流擴散層60上形成有一通孔61，該通孔61位于電流阻擋層之外且與電流阻擋層相鄰設(shè)置。當(dāng)然，電流擴散層的材料還可以選用氧化鋅（ZnO）或氧化鎘錫（CTO）或氧化銦（InO）或銦（In）摻雜氧化鋅（ZnO）或鋁（Al）摻雜氧化鋅（ZnO）或鎵（Ga）摻雜氧化鋅（ZnO）等中的一種或多種；

在電流擴散層60的通孔61內(nèi)形成與P型半導(dǎo)體層電性連接的P電極71，在電流擴散層60的上方形成于P電極71電性連接的擴展電極73，在N型臺面21上形成與N型半導(dǎo)體層20電性連接的N電極72，其中，擴散電極73呈縱長型設(shè)置，其對應(yīng)位于電流阻擋層50的上方。

與比較例1和比較例2相比，比較例1和比較例2中P電極71全部或部分設(shè)置于電流擴散層上，當(dāng)電流擴散層退火后電流擴散層和P電極的附著力變差，容易造成P電極的脫落。而本實施例中P電極71下方未設(shè)置電流阻擋層及電流擴散層，其全部直接形成于P型半導(dǎo)體層40上，退火后電流擴散層和P電極的附著力變差不會造成P電極脫落。

應(yīng)當(dāng)理解的是，本實施例中的P電極設(shè)置為圓形，擴展電極為縱長型，在其他實施例中，P電極及擴展電極的形狀也可以設(shè)置為其他形狀，凡是將P電極全部直接與P型半導(dǎo)體層相連的實施例均屬于本發(fā)明的保護(hù)范圍，此處不再一一舉例進(jìn)行說明。

由以上技術(shù)方案可以看出，本發(fā)明的P電極下方未設(shè)置電流阻擋層和電流擴散層，P電極直接形成于P型半導(dǎo)體層上，解決了P電極與電流擴散層附著力變差造成電極脫落的問題，增大了芯片電極的穩(wěn)定性，且可以提高芯片的亮度。

對于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本發(fā)明。因此，無論從哪一點來看，均應(yīng)將實施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。

此外，應(yīng)當(dāng)理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個整體，各實施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實施方式。