本公開涉及半導(dǎo)體裝置的制造方法，特別涉及金屬柵極結(jié)構(gòu)的結(jié)構(gòu)及其制造方法。

背景技術(shù)：

當(dāng)半導(dǎo)體工業(yè)已進(jìn)展至納米科技工藝世代以追求更高的裝置密度、更高的效能和更低的成本，來自生產(chǎn)和設(shè)計(jì)的考驗(yàn)造就了三維(3d)設(shè)計(jì)的發(fā)展，例如鰭式場(chǎng)效晶體管(finfieldeffecttransistor，finfet)和具有高介電常數(shù)(high-k)材料的金屬柵極結(jié)構(gòu)的使用。金屬柵極結(jié)構(gòu)通常使用柵極取代(gatereplacement)技術(shù)制造。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本公開的一個(gè)觀點(diǎn)，在半導(dǎo)體裝置的制造方法中，在基底上形成虛設(shè)柵極結(jié)構(gòu)，在虛設(shè)柵極結(jié)構(gòu)上形成第一絕緣層，移除虛設(shè)柵極結(jié)構(gòu)以在第一絕緣層內(nèi)形成柵極空間，在柵極空間內(nèi)形成第一導(dǎo)電層以形成縮小的柵極空間，將與第一導(dǎo)電層不同材料制成的第二導(dǎo)電層填入縮小的柵極空間，將填入的第一導(dǎo)電層和第二導(dǎo)電層凹陷以形成第一柵極凹陷，在第一柵極凹陷內(nèi)的第一導(dǎo)電層和第二導(dǎo)電層上形成第三導(dǎo)電層，在將填入的第一導(dǎo)電層和第二導(dǎo)電層凹陷之后，第二導(dǎo)電層自第一導(dǎo)電層突出。

在本公開的制造方法的一個(gè)實(shí)施方式中，還包括在形成該第三導(dǎo)電層之前，在該第二導(dǎo)電層上形成一第四導(dǎo)電層。

在本公開的制造方法的另一個(gè)實(shí)施方式中，還包括：將該第三導(dǎo)電層凹陷以形成一第二柵極凹陷；以及在該第二柵極凹陷內(nèi)的凹陷的該第三導(dǎo)電層上形成一第二絕緣層。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第二導(dǎo)電層的材料與該第三導(dǎo)電層的材料相同。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第二導(dǎo)電層的材料包含鎢(w)、鈷(co)、鈦(ti)、鋁(al)和銅(cu)的至少一者。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第一導(dǎo)電層的材料包含tin、al、taalc和tial的至少一者。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第四導(dǎo)電層的材料包含tin、tan和ti的至少一者。

根據(jù)本公開的另一觀點(diǎn)，在半導(dǎo)體裝置的制造方法中，在第一區(qū)形成第一場(chǎng)效晶體管的第一虛設(shè)柵極結(jié)構(gòu)，第一場(chǎng)效晶體管具有第一柵極長(zhǎng)度(lg1)，以及在第二區(qū)形成第二場(chǎng)效晶體管的第二虛設(shè)柵極結(jié)構(gòu)，第二場(chǎng)效晶體管具有第二柵極長(zhǎng)度(lg2)，第二柵極長(zhǎng)度(lg2)大于第一柵極長(zhǎng)度(lg1)。在第一虛設(shè)柵極結(jié)構(gòu)和第二虛設(shè)柵極結(jié)構(gòu)上形成第一絕緣層，移除第一虛設(shè)柵極結(jié)構(gòu)和第二虛設(shè)柵極結(jié)構(gòu)以在第一絕緣層內(nèi)分別形成第一柵極空間和第二柵極空間，在第一柵極空間內(nèi)形成第一區(qū)的第一導(dǎo)電層以形成縮小的第一柵極空間，以及在第二柵極空間內(nèi)形成第二區(qū)的第一導(dǎo)電層以形成縮小的第二柵極空間。將與第一區(qū)的第一導(dǎo)電層不同材料制成的第一區(qū)的第二導(dǎo)電層填入縮小的第一柵極空間，以及將與第二區(qū)的第一導(dǎo)電層不同材料制成的第二區(qū)的第二導(dǎo)電層填入縮小的第二柵極空間。以掩模層覆蓋第二區(qū)，將填入的第一區(qū)的第一導(dǎo)電層和第一區(qū)的第二導(dǎo)電層凹陷以形成第一柵極凹陷，同時(shí)掩模層覆蓋第二區(qū)。在第一柵極凹陷內(nèi)的第一區(qū)的第一導(dǎo)電層和第一區(qū)的第二導(dǎo)電層上形成第三導(dǎo)電層，同時(shí)掩模層覆蓋第二區(qū)。在形成第三導(dǎo)電層之后，移除掩模層，以及將第一區(qū)內(nèi)的第三導(dǎo)電層、第二區(qū)內(nèi)的第二區(qū)的第一導(dǎo)電層和第二區(qū)的第二導(dǎo)電層凹陷。

在本公開的制造方法的一個(gè)實(shí)施方式中，在將填入的該第一區(qū)的第一導(dǎo)電層和該第一區(qū)的第二導(dǎo)電層凹陷之后，該第一區(qū)的第二導(dǎo)電層自該第一區(qū)的第一導(dǎo)電層突出。

在本公開的制造方法的另一個(gè)實(shí)施方式中，在將該第一區(qū)內(nèi)的該第三導(dǎo)電層、該第二區(qū)內(nèi)的該第二區(qū)的第一導(dǎo)電層和該第二區(qū)的第二導(dǎo)電層凹陷之后，該第二區(qū)的第二導(dǎo)電層自該第二區(qū)的第一導(dǎo)電層突出。

在本公開的制造方法的另一個(gè)實(shí)施方式中，在將該第一區(qū)內(nèi)的該第三導(dǎo)電層、該第二區(qū)內(nèi)的該第二區(qū)的第一導(dǎo)電層和該第二區(qū)的第二導(dǎo)電層凹陷之后，凹陷的該第三導(dǎo)電層自一基底的高度與凹陷的該第二區(qū)的第二導(dǎo)電層自該基底的高度不同。

在本公開的制造方法的另一個(gè)實(shí)施方式中，還包括在形成該第三導(dǎo)電層之前，在該第一區(qū)的第二導(dǎo)電層上形成一第四導(dǎo)電層。

在本公開的制造方法的另一個(gè)實(shí)施方式中，還包括在將該第一區(qū)內(nèi)的該第三導(dǎo)電層、該第二區(qū)內(nèi)的該第二區(qū)的第一導(dǎo)電層和該第二區(qū)的第二導(dǎo)電層凹陷之后，在凹陷的該第三導(dǎo)電層、凹陷的該第二區(qū)的第二導(dǎo)電層和凹陷的該第二區(qū)的第一導(dǎo)電層上形成一第二絕緣層。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第一區(qū)的第二導(dǎo)電層的材料與該第三導(dǎo)電層的材料相同。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第一區(qū)的第二導(dǎo)電層和該第二區(qū)的第二導(dǎo)電層的材料包含鎢(w)、鈷(co)、鈦(ti)、鋁(al)和銅(cu)的至少一者。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第一區(qū)的第一導(dǎo)電層和該第二區(qū)的第一導(dǎo)電層的材料包含tin、al、taalc和tial的至少一者。

在本公開的制造方法的另一個(gè)實(shí)施方式中，該第四導(dǎo)電層的材料包含tin、tan和ti的至少一者。

根據(jù)本公開的另一觀點(diǎn)，半導(dǎo)體裝置包含第一場(chǎng)效晶體管，第一場(chǎng)效晶體管包含第一柵極介電層和第一柵極電極，第一柵極電極包含第一下導(dǎo)電層、第一上導(dǎo)電層和設(shè)置于第一下導(dǎo)電層和第一上導(dǎo)電層之間的中間導(dǎo)電層，第一下導(dǎo)電層包含與第一柵極介電層接觸的第一底導(dǎo)電層和第一塊狀導(dǎo)電層，且第一塊狀導(dǎo)電層自第一底導(dǎo)電層突出。

在本公開的半導(dǎo)體裝置的一個(gè)實(shí)施方式中，還包括：一第二場(chǎng)效晶體管，包含一第二柵極介電層和一第二柵極電極，其中該第二柵極電極包含與該第二柵極介電層接觸的一第二底導(dǎo)電層和一第二塊狀導(dǎo)電層，且一絕緣層接觸該第二底導(dǎo)電層的一上表面。

在本公開的半導(dǎo)體裝置的另一個(gè)實(shí)施方式中，該第一上導(dǎo)電層自一基底的高度與該第二塊狀導(dǎo)電層自該基底的高度不同。

附圖說明

通過以下的詳述配合所附附圖，可以更加理解本公開的內(nèi)容。需強(qiáng)調(diào)的是，根據(jù)工業(yè)上的標(biāo)準(zhǔn)慣例，許多特征部件并未按照比例繪制且僅用于闡述目的。事實(shí)上，為了能清楚地討論，不同特征部件的尺寸可能被增加或減少。

圖1a-圖15是根據(jù)本公開一實(shí)施例，顯示半導(dǎo)體裝置的示范連續(xù)工藝；

圖16-圖20是根據(jù)本公開另一實(shí)施例，顯示半導(dǎo)體裝置的示范連續(xù)工藝；

圖21-圖23是根據(jù)本公開另一實(shí)施例，顯示半導(dǎo)體裝置的示范連續(xù)工藝；

圖24是根據(jù)本公開另一實(shí)施例，顯示半導(dǎo)體裝置的剖面示意圖；

圖1b-圖24顯示沿圖1a的x1-x1線的剖面示意圖。

其中，附圖標(biāo)記說明如下：

10～基底；

20～鰭狀結(jié)構(gòu)；

30～隔離絕緣層；

40、41、42～虛設(shè)柵極結(jié)構(gòu)；

43～虛設(shè)柵極介電層；

44～虛設(shè)柵極電極層；

46～掩模絕緣層；

48～側(cè)壁間隙物；

60～源/漏極區(qū)；

70～第一蝕刻停止層；

75～第一層間介電層；

81、82、83、81’、82’、83’～柵極空間；

85、85a、85b、85c～柵極介電層；

87、89～柵極凹陷；

90、90a、90b、90a’～功函數(shù)調(diào)整層；

91、92～第一柵極凹陷；

93～第二柵極凹陷；

94、94c～第一功函數(shù)調(diào)整層；

96、96a、96b、96c～第二功函數(shù)調(diào)整層；

100～第一金屬材料層；

100a、100b～第一導(dǎo)電層；

101、102、101’、102’～短通道場(chǎng)效晶體管；

103～長(zhǎng)通道場(chǎng)效晶體管；

104～n型短通道場(chǎng)效晶體管；

105～p型短通道場(chǎng)效晶體管；

106～n型長(zhǎng)通道場(chǎng)效晶體管；

110～保護(hù)層；

115～掩模圖案；

120～第二金屬材料層；

120a、120a’～第二導(dǎo)電層；

130～第三金屬材料層；

130a、130a’、130a”～第三導(dǎo)電層；

140～第二絕緣層；

a、b、c～區(qū)域；

h1、h4～突出量；

h2、h3～高度差。

具體實(shí)施方式

以下公開提供了很多不同的實(shí)施例或范例，用于實(shí)施發(fā)明的不同特征部件。組件和配置的具體實(shí)施例或范例描述如下，以簡(jiǎn)化本公開。當(dāng)然，這些僅僅是范例，并非用以限定本公開。舉例而言，元件的尺寸并不限于公開的范圍或數(shù)值，可能視工藝狀況及/或裝置欲達(dá)成的特性而定。此外，敘述中若提及第一特征部件形成于第二特征部件之上，可能包含第一和第二特征部件直接接觸的實(shí)施例，也可能包含額外的特征部件形成于第一和第二特征部件之間，使得它們不直接接觸的實(shí)施例。為了簡(jiǎn)化和清楚，許多特征部件可能依照不同的比例繪示。

再者，空間上相關(guān)的措辭，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的字詞，可用于此，以簡(jiǎn)化描述一元件或特征部件與其他元件或特征部件之間，如圖所示的關(guān)系的陳述。此空間上相關(guān)的措辭意欲包含除附圖描繪的方向外使用或操作中的裝置的不同方向。儀器可以其他方向定位(旋轉(zhuǎn)90度或其他定位方向)，且在此使用的空間相關(guān)描述可同樣依此解讀。另外，「由……制成」可具有「包括」或「由……組成」的含意。

圖1a-圖15是根據(jù)本公開一實(shí)施例，顯示半導(dǎo)體裝置的示范連續(xù)工藝，圖1b-圖15顯示沿圖1a的x1-x1線的剖面示意圖。可理解的是，在圖1a-圖15所顯示的工藝前、中、后可增加額外的操作，且以下敘述的一些操作可為了方法的其他實(shí)施例被取代或刪除。操作/工藝的順序可互相置換。

圖1a顯示在基底上形成虛設(shè)柵極結(jié)構(gòu)之后的半導(dǎo)體裝置結(jié)構(gòu)的上視圖(平面圖)。在圖1a和圖1b中，在通道層，例如一部分的鰭狀結(jié)構(gòu)20上，形成多個(gè)虛設(shè)柵極結(jié)構(gòu)40、41和42。虛設(shè)柵極結(jié)構(gòu)40、41對(duì)應(yīng)于具有第一柵極長(zhǎng)度(lg1)的短通道場(chǎng)效晶體管(fieldeffecttransistor，fet)，且虛設(shè)柵極結(jié)構(gòu)42對(duì)應(yīng)于具有第二柵極長(zhǎng)度(lg2)的長(zhǎng)通道場(chǎng)效晶體管，其中第一柵極長(zhǎng)度(lg1)小于第二柵極長(zhǎng)度(lg2)。一些實(shí)施例中，第一柵極長(zhǎng)度(lg1)少于大約30納米。短通道場(chǎng)效晶體管設(shè)置于區(qū)域a，且長(zhǎng)通道場(chǎng)效晶體管形成于區(qū)域b。雖然在圖1a和圖1b中配置虛設(shè)柵極結(jié)構(gòu)40、41和42彼此互相鄰接，其配置方式并不限于此。一些實(shí)施例中，以一距離間隔地形成虛設(shè)柵極結(jié)構(gòu)40、41和42。

在基底10上形成鰭狀結(jié)構(gòu)20且自隔離絕緣層30延伸。為了闡釋的目的，在同一鰭狀結(jié)構(gòu)20上形成虛設(shè)柵極結(jié)構(gòu)40、41和42，但在一些實(shí)施例中，在不同的鰭狀結(jié)構(gòu)20上分別形成虛設(shè)柵極結(jié)構(gòu)40、41和42。相似地，雖然圖1a中顯示二個(gè)鰭狀結(jié)構(gòu)20，一個(gè)柵極結(jié)構(gòu)的鰭狀結(jié)構(gòu)數(shù)量并不限于二個(gè)，可少至一個(gè)或多至三個(gè)以上。

舉例而言，基底10為雜質(zhì)濃度在約1x10¹⁵cm^-3到約1x10¹⁸cm^-3范圍內(nèi)的p型硅基底。在其他實(shí)施例中，基底10為雜質(zhì)濃度在約1x10¹⁵cm^-3到約1x10¹⁸cm^-3范圍內(nèi)的n型硅基底?；蛘?，基底10可包括另一元素半導(dǎo)體，例如鍺(ge)；或包括化合物半導(dǎo)體，包含iv-iv族化合物半導(dǎo)體，例如sic和sige，iii-v族化合物半導(dǎo)體，例如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp及/或gainasp；或前述的組合。在一實(shí)施例中，基底10為硅于絕緣體上(silicon-oninsulator，soi)基底的硅層。

鰭狀結(jié)構(gòu)20可由對(duì)基底10進(jìn)行溝槽蝕刻(trench-etching)而形成。形成鰭狀結(jié)構(gòu)20之后，在鰭狀結(jié)構(gòu)20上形成隔離絕緣層30。隔離絕緣層30包含一或多層由低壓化學(xué)氣相沉積(low-pressurechemicalvapordeposition，lpcvd)、等離子體化學(xué)氣相沉積(plasma-cvd)或流動(dòng)式化學(xué)氣相沉積(flowablecvd)形成的絕緣材料，例如氧化硅、氮氧化硅或氮化硅。隔離絕緣層30可通過一或多層旋涂式玻璃(spin-on-glass，sog)、sio、sion、siocn及/或摻氟硅玻璃(fluoride-dopedsilicateglass，fsg)形成。

在鰭狀結(jié)構(gòu)20上形成隔離絕緣層30之后，實(shí)施平坦化工藝以移除部分的隔離絕緣層30。平坦化工藝可包含化學(xué)機(jī)械研磨(chemicalmechanicalpolishing，cmp)及/或回蝕(etch-back)工藝。然后，再進(jìn)一步地移除(凹陷)隔離絕緣層30，以暴露出鰭狀結(jié)構(gòu)20的上部。

在暴露的鰭狀結(jié)構(gòu)20上形成多個(gè)虛設(shè)柵極結(jié)構(gòu)40、41和42。虛設(shè)柵極結(jié)構(gòu)40、41和42包含多晶硅制成的虛設(shè)柵極電極層44，以及虛設(shè)柵極介電層43。側(cè)壁間隙物48包含一或多層形成于虛設(shè)柵極電極層44的側(cè)壁的絕緣材料。側(cè)壁間隙物48包含一或多層的絕緣材料，例如包含sin、sion、sicn和siocn的以氮化硅為主的材料。一些實(shí)施例中，側(cè)壁間隙物48底部的膜厚在約3納米至約15納米的范圍內(nèi)，且其他實(shí)施例中在約4納米至約8納米的范圍內(nèi)。

虛設(shè)柵極結(jié)構(gòu)40、41和42更包含用以將多晶硅層圖案化為虛設(shè)柵極電極層44的掩模絕緣層46。一些實(shí)施例中，掩模絕緣層46的厚度在約10納米至約30納米的范圍內(nèi)，且其他實(shí)施例中在約15納米至約20納米的范圍內(nèi)。

如圖2所示，在形成虛設(shè)柵極結(jié)構(gòu)40、41和42之后，形成源/漏極區(qū)60。在本公開中，源極和漏極可互相交換地使用，且「源/漏極」的用語可為源極或漏極。一些實(shí)施例中，將未被虛設(shè)柵極結(jié)構(gòu)40、41和42覆蓋的鰭狀結(jié)構(gòu)20凹陷至低于隔離絕緣層30的上表面。然后，使用外延成長(zhǎng)方式在凹陷的鰭狀結(jié)構(gòu)20上形成源/漏極區(qū)60。源/漏極區(qū)60可包含應(yīng)變材料以施加應(yīng)力于通道區(qū)?？稍谔撛O(shè)柵極結(jié)構(gòu)40的左側(cè)及/或虛設(shè)柵極結(jié)構(gòu)42的右側(cè)形成額外的源/漏極區(qū)60。

接著，如圖3所示，在虛設(shè)柵極結(jié)構(gòu)40、41和42以及源/漏極區(qū)60上形成第一蝕刻停止層(etchingstoplayer，esl)70和第一層間介電(interlayerdielectric，ild)層75。第一蝕刻停止層70包含一或多層絕緣材料，例如包含sin、sicn、和siocn這些以氮化硅為主的材料。一些實(shí)施例中，第一蝕刻停止層70的厚度在約3納米到約10納米的范圍內(nèi)。第一層間介電層75包含一或多層絕緣材料，例如二氧化硅(sio2)和sion這些以氧化硅為主的材料。

如圖4所示，在第一層間介電層75和第一蝕刻停止層70上實(shí)施平坦化工藝之后，移除虛設(shè)柵極結(jié)構(gòu)40、41和42以形成多個(gè)柵極空間(gatespace)81、82和83。如圖4所示，柵極的側(cè)壁間隙物48仍留在柵極空間81、82和83內(nèi)。

接續(xù)前述，如圖5所示，形成柵極介電層85。柵極介電層85包含一或多層例如為高介電常數(shù)(high-k)的金屬氧化物的介電材料。用作高介電常數(shù)的介電材料的金屬氧化物可例如為li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu及/或前述的組合的氧化物。一些實(shí)施例中，在形成柵極介電層85之前，在鰭狀結(jié)構(gòu)20(通道區(qū))上形成由例如為氧化硅所制成的界面層(未繪示)。在柵極空間81、82和83以及第一層間介電層75上，由適當(dāng)?shù)慕殡姴牧闲纬膳矊?blanketlayer)。披覆層通過化學(xué)氣相沉積(cvd)、物理氣相沉積(physicalvapordeposition，pvd)、原子層沉積(atomiclayerdeposition，ald)或其他合適的膜成形方法形成。

接續(xù)前述，在柵極空間80、81和82內(nèi)形成p型通道場(chǎng)效晶體管(p-channelfet)的功函數(shù)調(diào)整(workfunctionadjustment，wfa)層90。在柵極空間80、81和82以及第一層間介電層75上形成由適當(dāng)?shù)膶?dǎo)電材料所形成的披覆層。功函數(shù)調(diào)整層90包含一或多層導(dǎo)電材料。p型通道場(chǎng)效晶體管的功函數(shù)調(diào)整層90的例子可包含ti、tialc、al、tial、tan、taalc、tin、tic或co。一實(shí)施例中，p型通道場(chǎng)效晶體管使用tin。n型通道場(chǎng)效晶體管(n-channelfet)的功函數(shù)調(diào)整層90的例子可包含tin、tan、taalc、tic、tial、tac、co、al、tial、hfti、tisi、tasi或tialc。一實(shí)施例中，n型通道場(chǎng)效晶體管使用taalc、tial或al。一些實(shí)施例中，功函數(shù)調(diào)整層90的厚度在約3納米至約10納米的范圍內(nèi)。功函數(shù)調(diào)整層90可由化學(xué)氣相沉積(cvd)、包含濺鍍(sputtering)的物理氣相沉積(pvd)、原子層沉積(ald)或其他合適的方法形成。如圖5所示，在柵極空間80、81和82內(nèi)順應(yīng)地(conformally)形成功函數(shù)調(diào)整層90。

接著，如圖6所示，在圖5所示的結(jié)構(gòu)上形成第一金屬材料層100。第一金屬材料層100包含一或多層的金屬材料，例如al、co、cu、w、ti、ta、tin、tial、tialc、tialn、tan、nisi、cosi，或其他導(dǎo)電材料。一實(shí)施例中，使用w、co或al。第一金屬材料層100通過化學(xué)氣相沉積(cvd)、物理氣相沉積(pvd)、原子層沉積(ald)、電鍍(electroplating)或其他合適的方法形成。第一金屬材料層100與功函數(shù)調(diào)整層90由不同的材料所制成。

接續(xù)前述，如圖7所示，實(shí)施平坦化工藝以移除沉積的第一金屬材料層100的上部。實(shí)施平坦化工藝之后，在柵極空間81、82和83內(nèi)分別形成短通道場(chǎng)效晶體管的金屬柵極電極的第一導(dǎo)電層100a，以及長(zhǎng)通道場(chǎng)效晶體管的金屬柵極電極的第一導(dǎo)電層100b。區(qū)域a內(nèi)的短通道場(chǎng)效晶體管也包含柵極介電層85a和功函數(shù)調(diào)整層90a，且區(qū)域b內(nèi)的長(zhǎng)通道場(chǎng)效晶體管也包含柵極介電層85b和功函數(shù)調(diào)整層90b。平坦化工藝可包含化學(xué)機(jī)械研磨(cmp)及/或回蝕工藝。

接續(xù)前述，如圖8所示，在圖7所示的結(jié)構(gòu)上形成保護(hù)層110，且形成掩模圖案115以覆蓋區(qū)域b內(nèi)的長(zhǎng)通道場(chǎng)效晶體管。保護(hù)層110包含一或多層的絕緣材料，例如sin。一些實(shí)施例中，掩模圖案115是光阻圖案。

通過使用掩模圖案115為蝕刻掩模，圖案化保護(hù)層110以暴露區(qū)域a上方的區(qū)域。然后，如圖9a所示，通過使用圖案化的保護(hù)層110為蝕刻掩模，將第一導(dǎo)電層100a、柵極介電層85a、功函數(shù)調(diào)整層90a、側(cè)壁間隙物48、第一蝕刻停止層70和第一層間介電層75的上部凹陷。一些實(shí)施例中，掩模圖案115仍留在保護(hù)層110上。在其他的實(shí)施例中，如圖9b所示，第一導(dǎo)電層100a、柵極介電層85a、功函數(shù)調(diào)整層90a、側(cè)壁間隙物48、第一蝕刻停止層70和第一層間介電層75的上部大體上并未凹陷。

如圖10所示，在蝕刻凹陷區(qū)域a之后，將第一導(dǎo)電層100a和功函數(shù)調(diào)整層90a凹陷(回蝕)以形成柵極凹陷87和89。由于第一導(dǎo)電層100a與功函數(shù)調(diào)整層90a所使用的材料不同，第一導(dǎo)電層100a與功函數(shù)調(diào)整層90a的蝕刻量(深度)不同。舉例而言，當(dāng)?shù)谝粚?dǎo)電層100a由w制成，且功函數(shù)調(diào)整層90a由tin或含鋁(al)材料(tial、taalc或al)制成時(shí)，功函數(shù)調(diào)整層90a與第一導(dǎo)電層100a相比被蝕刻較多。結(jié)果，如圖10所示，第一導(dǎo)電層100a自功函數(shù)調(diào)整層90a突出。一些實(shí)施例中，突出量h1在約10納米至約50納米的范圍內(nèi)。柵極介電層85a也通過額外的蝕刻工藝被蝕刻(凹陷)。在其他的實(shí)施例中，并未蝕刻(凹陷)柵極介電層85a。

然后，如圖11所示，在圖10所示的結(jié)構(gòu)上順應(yīng)地形成第二金屬材料層120的披覆層。接續(xù)前述，如圖12所示，在第二金屬材料層120上形成第三金屬材料層130。第三金屬材料層130包含al、co、cu、w、ti、ta、tin、tial、tialc、tialn、tan、nisi、cosi和其他導(dǎo)電材料中的一或多種。一些實(shí)施例中，使用w、co或al。在本實(shí)施例中，第三金屬材料層130與第一金屬材料層100由相同材料制成。第二金屬材料層120的作用為第三金屬材料層130的黏著層(gluelayer)，且包含一或多層的tin、ti或tan。第二金屬材料層120和第三金屬材料層130通過化學(xué)氣相沉積(cvd)、物理氣相沉積(pvd)、原子層沉積(ald)、電鍍或其他合適的方法形成。

接續(xù)前述，如圖13所示，在第三金屬材料層130上實(shí)施回蝕工藝。通過回蝕工藝，在柵極凹陷87和89內(nèi)形成第三導(dǎo)電層130a，且移除區(qū)域b上的第三金屬材料層130。在回蝕工藝中，也移除了部分的第二金屬材料層120，因此形成第二導(dǎo)電層120a。

如圖14所示，移除掩模層110，再次實(shí)施回蝕工藝以凹陷區(qū)域a(第一區(qū))內(nèi)的第三導(dǎo)電層130a，因此形成第一柵極凹陷91和92，以及凹陷區(qū)域b(第二區(qū))內(nèi)的第一導(dǎo)電層100b，因此形成第二柵極凹陷93。在回蝕工藝中，也凹陷了區(qū)域b內(nèi)的柵極介電層85b和功函數(shù)調(diào)整層90b。一些實(shí)施例中，并未蝕刻(凹陷)柵極介電層85b。

如圖14所示，由于第一導(dǎo)電層100b與功函數(shù)調(diào)整層90b的材料不同，且第一導(dǎo)電層100b與功函數(shù)調(diào)整層90b的蝕刻量(深度)不同，第一導(dǎo)電層100b自功函數(shù)調(diào)整層90b突出，突出量為h4。一些實(shí)施例中，突出量h4少于約50納米上下。

一些實(shí)施例中，自基底10測(cè)量的凹陷的第三導(dǎo)電層130a的高度與凹陷的第一導(dǎo)電層100b的高度差為h2。一些實(shí)施例中，高度差h2少于約60納米上下。一些實(shí)施例中，凹陷的第一導(dǎo)電層100b的高度大于凹陷的第三導(dǎo)電層130a的高度，且在其他的實(shí)施例中，凹陷的第一導(dǎo)電層100b的高度小于凹陷的第三導(dǎo)電層130a的高度。

相似地，自基底10測(cè)量的區(qū)域a的功函數(shù)調(diào)整層90a的高度與區(qū)域b的功函數(shù)調(diào)整層90b的高度差為h3。一些實(shí)施例中，高度差h3少于約60納米上下。一些實(shí)施例中，功函數(shù)調(diào)整層90a的高度大于功函數(shù)調(diào)整層90b的高度，且在其他的實(shí)施例中，功函數(shù)調(diào)整層90a的高度小于功函數(shù)調(diào)整層90b的高度。

再者，如圖15所示，將第二絕緣層140填入柵極凹陷91、91和93。形成第二絕緣材料所制成的披覆層，并實(shí)施平坦化工藝，例如化學(xué)機(jī)械研磨(cmp)。第二絕緣層140可包含一或多層的絕緣材料，例如為包含sin、sicn或siocn以氮化硅為主的材料。

如圖15所示，短通道場(chǎng)效晶體管101和102包含第一柵極介電層85a和第一柵極電極。第一柵極電極包含與第一柵極介電層85a接觸的功函數(shù)調(diào)整層90a(底導(dǎo)電層)和第一導(dǎo)電層100a(塊狀導(dǎo)電層)。第一柵極電極更包含第三導(dǎo)電層130a(上導(dǎo)電層)以及設(shè)置于第一導(dǎo)電層100a和第三導(dǎo)電層130a之間的第二導(dǎo)電層120a(中間導(dǎo)電層)。第一導(dǎo)電層100a自功函數(shù)調(diào)整層90a突出。提供第二絕緣層140與第三導(dǎo)電層130a接觸。

長(zhǎng)通道場(chǎng)效晶體管103包含第二柵極介電層85b和第二柵極電極。第二柵極電極包含與第二柵極介電層85b接觸的功函數(shù)調(diào)整層90b和第一導(dǎo)電層100b。提供第二絕緣層140與功函數(shù)調(diào)整層90b的上表面和第一導(dǎo)電層100b接觸。

圖16-圖20是根據(jù)本公開另一實(shí)施例，顯示半導(dǎo)體裝置的示范連續(xù)工藝，圖16-圖20顯示沿圖1a的x1-x1線的剖面示意圖?？衫斫獾氖牵趫D16-圖20所顯示的工藝前、中、后可增加額外的操作，且以下敘述的一些操作可為了方法的其他實(shí)施例被取代或刪除。操作/工藝的順序可互相置換。甚者，前述實(shí)施例的相同或相似的配置、結(jié)構(gòu)、材料、操作或工藝可適用于接下來要陳述的實(shí)施例，且詳細(xì)的說明可被省略。

在本實(shí)施例中，分別形成n型的短通道場(chǎng)效晶體管、n型的長(zhǎng)通道場(chǎng)效晶體管和p型的短通道場(chǎng)效晶體管于區(qū)域a、區(qū)域b和區(qū)域c內(nèi)。

相似于圖4，如圖16所示，在移除虛設(shè)柵極結(jié)構(gòu)之后，在柵極空間81’、82’和83’內(nèi)形成柵極介電層85。接著，如圖16所示，在區(qū)域c的柵極空間82’內(nèi)形成p型通道場(chǎng)效晶體管的第一功函數(shù)調(diào)整層94。

在柵極空間81’、82’和83’以及第一層間介電層75上由適當(dāng)?shù)膶?dǎo)電材料形成披覆層，且實(shí)施包含微影和蝕刻的圖案化工藝，以在柵極空間82’內(nèi)(和周遭區(qū)域)形成p型通道場(chǎng)效晶體管的第一功函數(shù)調(diào)整層94。第一功函數(shù)調(diào)整層94包含一或多層導(dǎo)電材料。p型通道場(chǎng)效晶體管的第一功函數(shù)調(diào)整層94可包含例如ti、tialc、al、tial、tan、taalc、tin、tic和co。一實(shí)施例中使用ti。一些實(shí)施例中，第一功函數(shù)調(diào)整層94的厚度在約3納米至約10納米的范圍內(nèi)。第一功函數(shù)調(diào)整層94通過化學(xué)氣相沉積(cvd)、包含濺鍍的物理氣相沉積(pvd)、原子層沉積(ald)或其他合適的方法形成。如圖16所示，在柵極空間82’內(nèi)順應(yīng)地形成第一功函數(shù)調(diào)整層94。

然后，如圖17所示，在柵極空間81’和83’內(nèi)形成n型通道場(chǎng)效晶體管的第二功函數(shù)調(diào)整層96。在柵極空間81’和83’以及第一功函數(shù)調(diào)整層94上由適當(dāng)?shù)膶?dǎo)電材料形成披覆層。第二功函數(shù)調(diào)整層96包含一或多層的導(dǎo)電材料。n型通道場(chǎng)效晶體管的第二功函數(shù)調(diào)整層96可包含例如tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi或tialc。一實(shí)施例中使用tin。一些實(shí)施例中，第二功函數(shù)調(diào)整層96的厚度在約3納米至約10納米的范圍內(nèi)。第二功函數(shù)調(diào)整層96通過化學(xué)氣相沉積(cvd)、包含濺鍍的物理氣相沉積(pvd)、原子層沉積(ald)或其他合適的方法形成。如圖17所示，在柵極空間81’和83’內(nèi)順應(yīng)地形成第二功函數(shù)調(diào)整層96。值得注意的是，第一功函數(shù)調(diào)整層94和第二功函數(shù)調(diào)整層96的形成順序可互換。第二功函數(shù)調(diào)整層96與第一功函數(shù)調(diào)整層94由不同的材料制成。

接續(xù)前述，相似于圖6，如圖18所示，在圖17所示的結(jié)構(gòu)上形成第一金屬材料層100。第一金屬材料層100與第一功函數(shù)調(diào)整層94和第二功函數(shù)調(diào)整層96其中至少一者為不同的材料制成。

然后，如圖19所示，實(shí)施平坦化工藝以移除沉積的第一金屬材料層100的上部。實(shí)施平坦化工藝之后，在柵極空間81’、83’和82’內(nèi)分別形成n型短通道場(chǎng)效晶體管的金屬柵極電極的第一導(dǎo)電層100a，n型長(zhǎng)通道場(chǎng)效晶體管的金屬柵極電極的第一導(dǎo)電層100b，以及p型短通道場(chǎng)效晶體管的金屬柵極電極的第一導(dǎo)電層100c。區(qū)域a內(nèi)的n型短通道場(chǎng)效晶體管也包含柵極介電層85a和第二功函數(shù)調(diào)整層96a，且區(qū)域b內(nèi)的n型長(zhǎng)通道場(chǎng)效晶體管也包含柵極介電層85b和第二功函數(shù)調(diào)整層96b，以及區(qū)域c內(nèi)的p型短通道場(chǎng)效晶體管包含柵極介電層85c、第一功函數(shù)調(diào)整層94c和第二功函數(shù)調(diào)整層96c。

圖19所示的結(jié)構(gòu)形成之后，實(shí)施相似于圖8-圖15所示的操作以獲得如圖20所示的結(jié)構(gòu)。

如圖20所示，n型短通道場(chǎng)效晶體管104包含第一柵極介電層85a和第一柵極電極。第一柵極電極包含與第一柵極介電層85a接觸的第二功函數(shù)調(diào)整層96a和第一導(dǎo)電層100a。第一柵極電極更包含第三導(dǎo)電層130a以及設(shè)置于第一導(dǎo)電層100a和第三導(dǎo)電層130a之間的第二導(dǎo)電層120a。第一導(dǎo)電層100a自第二功函數(shù)調(diào)整層96a突出。提供第二絕緣層140與第三導(dǎo)電層130a接觸。

n型長(zhǎng)通道場(chǎng)效晶體管106包含第二柵極介電層85b和第二柵極電極。第二柵極電極包含與第二柵極介電層85b接觸的第二功函數(shù)調(diào)整層96b和第一導(dǎo)電層100b。提供第二絕緣層140與第二功函數(shù)調(diào)整層96b的上表面和第一導(dǎo)電層100b接觸。

p型短通道場(chǎng)效晶體管105包含第三柵極介電層85c和第三柵極電極。第三柵極電極包含與第一柵極介電層85a接觸的第一功函數(shù)調(diào)整層94c、第二功函數(shù)調(diào)整層96c和第一導(dǎo)電層100a。相似于n型短通道場(chǎng)效晶體管104，第三柵極電極更包含第三導(dǎo)電層130a以及設(shè)置于第一導(dǎo)電層100a和第三導(dǎo)電層130a之間的第二導(dǎo)電層120a。第一導(dǎo)電層100a自第二功函數(shù)調(diào)整層96c突出。提供第二絕緣層140與第三導(dǎo)電層130a接觸。

圖21-圖23是根據(jù)本公開另一實(shí)施例，顯示半導(dǎo)體裝置的示范連續(xù)工藝，圖21-圖23顯示沿圖1a的x1-x1線的剖面示意圖?？衫斫獾氖牵趫D21-圖23所顯示的工藝前、中、后可增加額外的操作，且以下敘述的一些操作可為了方法的其他實(shí)施例被取代或刪除。操作/工藝的順序可互相置換。甚者，前述實(shí)施例的相同或相似的配置、結(jié)構(gòu)、材料、操作或工藝可適用于接下來要陳述的實(shí)施例，且詳細(xì)的說明可被省略。

形成圖10所示的結(jié)構(gòu)之后，如圖21所示，在第一導(dǎo)電層100a和功函數(shù)調(diào)整層90a上形成第三導(dǎo)電層130a’。一實(shí)施例中，第三導(dǎo)電層130a’包含例如使用wcl5和h2氣體以原子層沉積(ald)制成的鎢(w)。一般而言，通過原子層沉積(ald)制成的鎢(w)選擇性地形成于導(dǎo)體表面，而不會(huì)形成于絕緣體表面。因此，由鎢(w)制成的第三導(dǎo)電層130a’可僅形成于第一導(dǎo)電層100a和功函數(shù)調(diào)整層90a上。通過調(diào)整沉積的時(shí)間，可形成具有需要的厚度的第三導(dǎo)電層130a’。

在圖21所示的結(jié)構(gòu)形成后，實(shí)施與圖14相似的操作以獲得圖22所示的結(jié)構(gòu)。

接著，實(shí)施與圖15相似的操作以獲得圖23所示的結(jié)構(gòu)。

如圖23所示，短通道場(chǎng)效晶體管101’和102’包含第一柵極介電層85a和第一柵極電極。第一柵極電極包含與第一柵極介電層85a接觸的功函數(shù)調(diào)整層90a和第一導(dǎo)電層100a。第一柵極電極更包含第三導(dǎo)電層130a’。第一導(dǎo)電層100a自功函數(shù)調(diào)整層90a突出。提供第二絕緣層140與第三導(dǎo)電層130a’接觸。當(dāng)?shù)谝粚?dǎo)電層100a與第三導(dǎo)電層130a’為不同材料制成時(shí)，可觀察到此二層之間的界面。當(dāng)?shù)谝粚?dǎo)電層100a與第三導(dǎo)電層130a’為相同材料(例如鎢(w))制成時(shí)，此二層之間的界面無法被觀察到，且第一導(dǎo)電層100a與第三導(dǎo)電層130a’在剖面處組合成t形。

長(zhǎng)通道場(chǎng)效晶體管103’包含第二柵極介電層85b和第二柵極電極。第二柵極電極包含與第二柵極介電層85b接觸的功函數(shù)調(diào)整層90b和第一導(dǎo)電層100b。提供第二絕緣層140與功函數(shù)調(diào)整層90b的上表面和第一導(dǎo)電層100b接觸。

圖24是根據(jù)本公開另一實(shí)施例，顯示半導(dǎo)體裝置的剖面示意圖。前述實(shí)施例的相同或相似的配置、結(jié)構(gòu)、材料、操作或工藝可適用于接下來要陳述的實(shí)施例，且詳細(xì)的說明可被省略。

在本實(shí)施例中，于區(qū)域a并未在功函數(shù)調(diào)整層90a’的上表面上設(shè)置第一導(dǎo)電層。在形成功函數(shù)調(diào)整層90a’的過程中，柵極空間由功函數(shù)調(diào)整層90a’的材料填滿，且實(shí)施回蝕工藝以凹陷填入的功函數(shù)調(diào)整層90a’的材料。然后，形成第二導(dǎo)電層120a’，接著形成第三導(dǎo)電層130a”。

在區(qū)域b內(nèi)，功函數(shù)調(diào)整層90b’的厚度大于前述的實(shí)施例，例如圖15。

一些實(shí)施例中，自基底10測(cè)量的第三導(dǎo)電層130a”的高度與第一導(dǎo)電層100b的高度不同。在其他的實(shí)施例中，第三導(dǎo)電層130a”的高度與第一導(dǎo)電層100b的高度大體上相同，高度差在約2納米以內(nèi)。

可理解的是，如圖15、圖20、圖23和圖24所示的裝置更經(jīng)歷了互補(bǔ)式金屬氧化物半導(dǎo)體(complementarymetal-oxide-semiconductor，cmos)工藝，以形成各種特征部件，例如互連導(dǎo)電層、介電層、鈍化層等。在上述的實(shí)施例中，描述了鰭式場(chǎng)效晶體管(finfet)的工藝。然而，上述的工藝可應(yīng)用于其他類型的場(chǎng)效晶體管，例如平面型(planartype)場(chǎng)效晶體管。

在此所陳述的各種實(shí)施例或范例對(duì)于已存在的技術(shù)提供了一些優(yōu)勢(shì)。舉例而言，在本公開中，由于第三導(dǎo)電層包含與沉積的功函數(shù)調(diào)整層相比電阻較低的金屬材料，可降低柵極電阻。再者，由于短通道場(chǎng)效晶體管的金屬柵極結(jié)構(gòu)和長(zhǎng)通道場(chǎng)效晶體管的金屬柵極結(jié)構(gòu)分別形成，可控制短通道場(chǎng)效晶體管和長(zhǎng)通道場(chǎng)效晶體管的功函數(shù)調(diào)整層的蝕刻量。

可理解的是，在此并未討論到所有的優(yōu)勢(shì)，并非所有的實(shí)施例和范例都需要特別的優(yōu)勢(shì)，且其他實(shí)施例或范例可能提供不同的優(yōu)勢(shì)。

以上概述數(shù)個(gè)實(shí)施例的特征，以便本領(lǐng)域普通技術(shù)人員可以更理解本公開的觀點(diǎn)。本領(lǐng)域普通技術(shù)人員應(yīng)該理解他們能以本公開為基礎(chǔ)，設(shè)計(jì)或修改其他工藝和結(jié)構(gòu)以達(dá)到與在此介紹的實(shí)施例相同的目的及/或優(yōu)勢(shì)。本領(lǐng)域普通技術(shù)人員也應(yīng)該理解到，此類等效的結(jié)構(gòu)并無悖離本公開的精神與范圍，且他們能在不違背本公開的精神和范圍之下，做各式各樣的改變、取代和替換。