本發(fā)明的實(shí)施例涉及半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

自集成電路的發(fā)明以來，由于各個(gè)電子組件和半導(dǎo)體封裝件的集成密度的持續(xù)改進(jìn)，半導(dǎo)體工業(yè)已經(jīng)經(jīng)歷了連續(xù)的快速增長(zhǎng)。對(duì)于大部分而言，這些集成密度的改進(jìn)來自于最小部件尺寸的反復(fù)減小，允許更多的組件集成至半導(dǎo)體芯片或封裝件。

一種用于允許更多組件集成至半導(dǎo)體結(jié)構(gòu)的方法是三維集成電路(3dic)堆疊技術(shù)的采用，其中，硅晶圓和/或管芯彼此堆疊并且使用通孔垂直互連，從而使得它們充當(dāng)為單個(gè)器件以獲得比傳統(tǒng)二維工藝改進(jìn)的性能。然而，用于3dic堆疊的傳統(tǒng)技術(shù)允許在基襯底/晶圓的一側(cè)上堆疊晶圓和/或管芯。相應(yīng)地，需要在基襯底/晶圓的兩側(cè)上堆疊晶圓和/或管芯的半導(dǎo)體結(jié)構(gòu)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括：提供第一半導(dǎo)體工件；將第二半導(dǎo)體工件接合至所述第一半導(dǎo)體工件的第一表面；形成穿過所述第二半導(dǎo)體工件至所述第一半導(dǎo)體工件的第一導(dǎo)電通孔；將第三半導(dǎo)體工件接合至所述第一半導(dǎo)體工件的第二表面，所述第二表面與所述第一表面相對(duì)；以及形成穿過所述第一半導(dǎo)體工件和所述第三半導(dǎo)體工件至所述第二半導(dǎo)體工件的第二導(dǎo)電通孔，從而使得所述第一導(dǎo)電通孔和所述第二導(dǎo)電通孔是電連接的。

本發(fā)明的另一實(shí)施例提供了一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括：提供包括第一襯底和第一有源層的第一半導(dǎo)體工件；將第二半導(dǎo)體工件接合至所述第一有源層，其中，所述第二半導(dǎo)體工件包括第二襯底和第二有源層；將第三半導(dǎo)體工件接合至所述第一襯底，其中，所述第三半導(dǎo)體工件包括第三襯底和第三有源層；以及形成連接所述第一有源層、所述第二有源層和所述第三有源層的導(dǎo)電通孔。

本發(fā)明的又一實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括：第一半導(dǎo)體工件；第二半導(dǎo)體工件，接合至所述第一半導(dǎo)體工件的第一表面；第三半導(dǎo)體工件，接合至所述第一半導(dǎo)體工件的第二表面；以及多個(gè)導(dǎo)電通孔，電連接所述第一半導(dǎo)體工件、所述第二半導(dǎo)體工件和所述第三半導(dǎo)體工件，其中，第一導(dǎo)電通孔在朝向所述第二半導(dǎo)體工件的方向上是錐形的。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該指出，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1a至圖1r示意性地示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體結(jié)構(gòu)的方法。

圖2a至圖2p示意性地示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體結(jié)構(gòu)的方法。

圖3a至圖3o示意性地示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造半導(dǎo)體結(jié)構(gòu)的方法。

圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體結(jié)構(gòu)的示意圖。

圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體結(jié)構(gòu)的示意圖。

圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體結(jié)構(gòu)的示意圖。

圖7a和圖7b是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體info結(jié)構(gòu)的示意圖。

圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體cowos結(jié)構(gòu)的示意圖。

具體實(shí)施方式

以下將詳細(xì)的討論本發(fā)明的實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供的許多適用的創(chuàng)造性概念，該概念可以在各種特定的上下文中體現(xiàn)。應(yīng)該明白，以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。

以下使用特定的語言討論圖中示出的實(shí)施例或?qū)嵗?。然而，?yīng)該明白，該實(shí)施例或?qū)嵗恢荚谙拗票景l(fā)明。公開的實(shí)施例中的任何改變和修改以及在這個(gè)文件中公開的原則的任何進(jìn)一步應(yīng)用可以考慮為將通常發(fā)生在相關(guān)領(lǐng)域中的一種普通技術(shù)。

此外，應(yīng)該明白，可以僅簡(jiǎn)單的描述多個(gè)工藝步驟(操作)和/或器件的特性。同樣，當(dāng)仍實(shí)現(xiàn)要求時(shí)，可以添加額外的工藝步驟和/或部件，可以去除或改變某些隨后的工藝步驟和/或部件。因此，應(yīng)該明白，隨后的描述僅代表實(shí)例，并且不旨在顯示需要的一個(gè)或多個(gè)步驟或部件。

此外，本發(fā)明可在各個(gè)實(shí)施例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對(duì)術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。

參照附圖，圖1a至圖1r示意性地示出了根據(jù)本發(fā)明的第一實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的操作。

在圖1a中，提供了第一半導(dǎo)體工件101。第一半導(dǎo)體工件101可以包括第一襯底101a和第一有源層101b。第一襯底101a可以包括多層襯底、梯度襯底、混合取向襯底、任何他們的組合等。用于第一襯底101a的材料包括塊狀硅、半導(dǎo)體晶圓、絕緣體上硅(soi)襯底或硅鍺襯底。也可以使用包括iii族、iv族和v族元素的其它半導(dǎo)體材料。第一有源層101b可以包括諸如靠近有源側(cè)的淺溝槽隔離(sti)部件或硅的局部氧化(locos)部件的多個(gè)隔離部件(未示出)。隔離部件可以限定或隔離各個(gè)微電子元件。微電子元件可以包括晶體管(例如，mosfet、互補(bǔ)金屬氧化物半導(dǎo)體(cmos)晶體管、雙極結(jié)型晶體管(bjt)、高壓晶體管、高頻晶體管、p-溝道和/或n-溝道場(chǎng)效應(yīng)晶體管(pfet/nfet))、二極管、電阻器、電容器、電感器或其它合適的元件。用于這些微電子元件101c的制造工藝包括沉積、蝕刻、注入、光刻、退火或其它合適的工藝。互連這些微電子元件以形成邏輯器件、存儲(chǔ)器器件(例如，靜態(tài)隨機(jī)存取存儲(chǔ)器或sram)、射頻(rf)器件、輸入/輸出(i/o)器件，芯片上系統(tǒng)(soc)器件、嵌入式閃存器件、微電子機(jī)械(mems)器件、模擬器件、cmos器件、這些的組合等。在一個(gè)實(shí)施例中，第一半導(dǎo)體工件101可以是具有已知功能電路單元的已知良好晶圓("kgw")或已知良好管芯("kgd")，其中，微電子元件101c以網(wǎng)格形式定位。

第一有源層101b由鈍化材料形成(例如，氧化物或電介質(zhì))并且可以包括鈍化材料中的金屬互連件。在一些實(shí)施例中，微電子元件包括用于接收另一金屬互連件(未示出)的電信號(hào)并且向另一金屬互連件(未示出)提供電信號(hào)的的金屬焊盤。

在圖1b中，包括第二襯底102a和第二有源層102b第二半導(dǎo)體工件102接合至第一半導(dǎo)體工件101。第二有源層102b包括多個(gè)微電子元件102c?？梢酝ㄟ^使用熔融接合、混合接合、共晶接合、附著接合、熱壓接合、等離子體活化接合或反應(yīng)接合來完成接合。

圖1b中采用熔融接合。該接合工藝描述如下。首先，為了避免非接合區(qū)的出現(xiàn)(即，界面氣泡)，處理第一半導(dǎo)體工件101和第二半導(dǎo)體工件102的將要接合的表面以變得足夠的干凈和平滑。在一個(gè)實(shí)施例中，處理第一半導(dǎo)體工件101和第二半導(dǎo)體工件102(例如，通過拋光)的將要接合的表面以變得平滑，其表面粗糙度小于10?；蛏踔列∮?埃。之后，第一半導(dǎo)體工件101和第二半導(dǎo)體工件102在室溫和預(yù)定量的壓力下對(duì)準(zhǔn)并且物理接觸地放置以開始接合工藝。在升高的溫度下的退火用于形成第一半導(dǎo)體工件101和第二半導(dǎo)體工件102的將要接合的表面之間的化學(xué)接合。在一個(gè)實(shí)施例中，退火溫度小于約400攝氏度。

圖1b也示出了布置為“面對(duì)面”接合布置(即，它們的有源層接合在一起的半導(dǎo)體工件)的第一半導(dǎo)體工件101的第一有源層101b和第二半導(dǎo)體工件102的第二有源層102b。本實(shí)施例僅應(yīng)于說明的目的并且因此不用于限制?！懊鎸?duì)面”、“背對(duì)背”、“面對(duì)背”或“背對(duì)面”組合的任何布置均可以用于本發(fā)明的接合界面中。

在圖1c中，減薄第二半導(dǎo)體工件102以減小總厚度。具體地，通過減薄第二半導(dǎo)體工件102的第二襯底102a實(shí)施減薄?？梢酝ㄟ^機(jī)械研磨、化學(xué)機(jī)械拋光(cmp)、濕蝕刻、大氣壓下游等離子體(adp)干化學(xué)蝕刻(dce)、上述工藝的組合或任何另一適當(dāng)?shù)臏p薄方法來完成減薄。在一個(gè)實(shí)施例中，第二半導(dǎo)體工件102減薄至小于約50微米厚。在一個(gè)實(shí)施例中，第二半導(dǎo)體工件102減薄至小于約10微米厚。

在一個(gè)實(shí)施例中，第二半導(dǎo)體工件102包括多個(gè)半導(dǎo)體管芯(圖1c的實(shí)施例所示，第二半導(dǎo)體工件102包括兩個(gè)半導(dǎo)體管芯)。在圖1d中，用介電材料105填充位于第二半導(dǎo)體工件102的鄰近的半導(dǎo)體管芯之間的間隙。在一個(gè)實(shí)施例中，介電材料105是諸如環(huán)氧樹脂或聚酰亞胺化合物的模塑料。

在圖1e中，形成穿過第二半導(dǎo)體工件102的開口106和107，其中，開口107形成為穿過介電材料105。實(shí)際上，開口106和107穿透第二半導(dǎo)體工件102并且延伸至到達(dá)第一半導(dǎo)體工件101。在第二半導(dǎo)體工件102上形成用于限定開口106和107的硬掩模層和圖案化的光刻膠層(未示出)。硬掩模層可以是氮化硅層、氮氧化硅層等。通過曝光、烘烤、顯影和/或其它光刻工藝圖案化光刻膠層以提供暴露硬掩模層的開口。之后，使用圖案化的光刻膠層作為掩模元件，通過濕蝕刻或干蝕刻工藝蝕刻暴露的硬掩模層以提供開口。使用硬掩模層和圖案化的光刻膠層作為掩模元件，實(shí)施回蝕刻工藝以蝕刻暴露的第二半導(dǎo)體工件102，形成開口106和107。在開口106和107的形成之后，去除硬掩模層和光刻膠層。例如，可以使用包括等離子體蝕刻、化學(xué)濕蝕刻、激光鉆孔和/或本領(lǐng)域中已知的其它工藝的任何合適的蝕刻方法蝕刻開口106和107。該蝕刻工藝可以產(chǎn)生具有垂直側(cè)壁輪廓或錐形側(cè)壁輪廓的開口。在一個(gè)實(shí)施例中，開口106和107具有介于約5和約10之間的高高寬比。在一些實(shí)施例中，開口106和107的高寬比大于10。

在圖1f中，導(dǎo)電材料沉積為填充開口106和107以形成導(dǎo)電通孔108和109，其中，導(dǎo)電通孔109鄰近于介電材料105’。導(dǎo)電通孔108和109用于電連接第一半導(dǎo)體工件101的第一有源層101b和第二半導(dǎo)體工件102的第二有源層102b(例如，通過電連接且電子元件101c和微電子元件102c)。導(dǎo)電材料可以由通過lpcvd、pecvd、mocvd、ald或其它先進(jìn)的沉積技術(shù)(例如，銅填充工藝包括金屬晶種層沉積和銅電化學(xué)鍍)形成的鎢、鎢基合金、銅或銅基合金、鋁、金、銀、鉬(mo)、氮化鈦(tin)等形成。

在一些實(shí)施例中，在導(dǎo)電通孔108和109的形成之前，選擇性地沉積阻擋層(氧化物襯墊)。該阻擋層起擴(kuò)散阻擋的作用以防止金屬擴(kuò)散并且作為金屬和電介質(zhì)之間的粘合層。難熔金屬、難熔金屬氮化物、難熔金屬硅氮化物以及它們的組合通常用于阻擋層。在一個(gè)實(shí)施例中，導(dǎo)電通孔108是硅通孔("tsv")并且導(dǎo)電通孔109是介電通孔("tdv")。

在圖1g中，形成金屬焊盤110以覆蓋并且電連接導(dǎo)電通孔108和109。利用金屬焊盤110將外部電接觸件電連接至微電子元件101c/102c的i/o的一個(gè)。金屬焊盤110可以包括鋁、銅或它們的合金。

在圖1h中，在第二半導(dǎo)體工件102和金屬焊盤110的頂面上形成用于結(jié)構(gòu)支撐和物理隔離的鈍化層111。鈍化層111可以保護(hù)第二半導(dǎo)體工件102免受機(jī)械損壞(粒子/劃痕/污染)和其它化學(xué)腐蝕的影響。鈍化層111可以用氮化硅(sin)、二氧化硅(sio2)、氮氧化硅(sion)、聚酰亞胺(pi)、苯并環(huán)丁烯(bcb)、聚苯并惡唑(pbo)或其它絕緣材料制成。

在圖1i中，使用膠材料(未示出)將襯底104接合至鈍化層111。襯底104用以對(duì)第一半導(dǎo)體工件101和第二半導(dǎo)體工件102提供機(jī)械支撐以促進(jìn)進(jìn)一步處理。

在圖1j中，減薄第一半導(dǎo)體工件101以減小總厚度。具體地，通過減薄第一半導(dǎo)體工件101的第一襯底101a實(shí)施減薄。在一個(gè)實(shí)施例中，第一半導(dǎo)體工件101減薄至小于約50微米厚。在一個(gè)實(shí)施例中，第一半導(dǎo)體工件101減薄至小于約10微米厚。

在圖1k中，在第一半導(dǎo)體工件101的減薄的第一襯底101a上形成接合氧化物層112以促進(jìn)進(jìn)一步接合工藝。在一個(gè)實(shí)施例中，通過加熱第一襯底101a的表面形成接合氧化物層112。

在圖1l中，使用熔融接合技術(shù)將包括第三襯底103a和第三有源層103b的第三半導(dǎo)體工件103接合至接合氧化物層112。第三有源層103b包括多個(gè)微電子元件103c。在一個(gè)實(shí)施例中，第三半導(dǎo)體工件103包括多個(gè)半導(dǎo)體管芯(如圖1l所示的兩個(gè)半導(dǎo)體管芯)。在圖1m中，用介電材料105填充位于第三半導(dǎo)體工件103的鄰近的半導(dǎo)體管芯之間的間隙。

在圖1n中，形成穿過第三半導(dǎo)體工件103和第一半導(dǎo)體工件101的開口113和114(其中，開口114形成為穿過介電材料105)。例如，可以使用包括等離子體蝕刻、化學(xué)濕蝕刻、激光鉆孔和/或本領(lǐng)域中已知的其它工藝的任何合適的蝕刻方法形成開口113和114。該蝕刻工藝可以產(chǎn)生具有垂直側(cè)壁輪廓或錐形側(cè)壁輪廓的開口。在一個(gè)實(shí)施例中，開口113和114具有介于約5和約10之間的高高寬比。在一些實(shí)施例中，開口113和114的高寬比大于10。

在圖1o中，沉積導(dǎo)電材料以填充開口113和114以形成導(dǎo)電通孔115和116，其中，導(dǎo)電通孔116鄰近介電材料105’。導(dǎo)電通孔115和116用以電連接第一半導(dǎo)體工件101的第一有源層101b和第三半導(dǎo)體工件103的第三有源層103b(通過電連接微電子元件101c和微電子元件103c)。導(dǎo)電材料可以由通過lpcvd、pecvd、mocvd、ald或其它先進(jìn)的沉積技術(shù)形成的鎢、鎢基合金、銅或銅基合金、鋁、金、銀、鉬(mo)、氮化鈦(tin)等形成。在一些實(shí)施例中，在導(dǎo)電通孔115和116的形成之前，選擇性地沉積阻擋層(氧化物襯墊)。在一個(gè)實(shí)施例中，導(dǎo)電通孔115是硅通孔("tsv")并且導(dǎo)電通孔116是介電通孔("tdv")。

在圖1p中，形成金屬焊盤117以覆蓋并且電連接導(dǎo)電通孔115和116。利用金屬焊盤117將外部電接觸件電連接至微電子元件101c/102c/103c的i/o的一個(gè)。金屬焊盤117可以包括鋁、銅或它們的合金。

在圖1q中，在第三半導(dǎo)體工件103和金屬焊盤117的頂面上形成用于結(jié)構(gòu)支撐和物理隔離的鈍化層118。鈍化層118可以保護(hù)第三半導(dǎo)體工件103免受機(jī)械損壞(粒子/劃痕/污染)和其它化學(xué)腐蝕的影響。

在圖1r中，圖案化鈍化層118以包括暴露金屬焊盤117的開口。在金屬焊盤117的暴露的部分上形成導(dǎo)電凸塊119。在圖1r中，襯底114從鈍化層111剝離。圖1r示出了根據(jù)本發(fā)明的第一方法的實(shí)施例制造的半導(dǎo)體結(jié)構(gòu)，其中，導(dǎo)電通孔108和109以及導(dǎo)電通孔115和116形成為朝向相反方向的錐形。在一個(gè)實(shí)施例中，第一半導(dǎo)體工件101是已知良好晶圓("kgw")并且對(duì)圖1r的半導(dǎo)體結(jié)構(gòu)進(jìn)行進(jìn)一步切割以產(chǎn)生多個(gè)子結(jié)構(gòu)(未示出)。在一個(gè)實(shí)施例中，使用任何合適的蝕刻方法使金屬焊盤110從鈍化層111下方進(jìn)一步暴露，從而使得金屬焊盤110可以連接至外部電接觸件(未示出)。

參照附圖，圖2a至圖2p示意性地示出了根據(jù)本發(fā)明的第二實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的操作。

在圖2a中，提供第一半導(dǎo)體襯底工件201。第一半導(dǎo)體工件210可以包括第一襯底201a和第一有源層201b。第一有源層201b可以由與第一襯底101a相同的材料形成。可選地，第一有源層201b可以由鈍化材料(例如，氧化物或電介質(zhì))形成。第一有源層201b可以包括多個(gè)微電子元件(未示出)。

如圖2a所示，第一半導(dǎo)體工件201包括嵌入在其內(nèi)的導(dǎo)電通孔205。此外，第一有源層201b包括金屬焊盤201c。在一個(gè)實(shí)施例中，第一半導(dǎo)體工件201是已知良好晶圓("kgw")。

在圖2b中，包括第二襯底202a和第二有源層202b的第二半導(dǎo)體工件202接合至第一半導(dǎo)體工件201。第二有源層202b包括多個(gè)微電子元件(未示出)和金屬焊盤202c。如圖2b所示，通過混合接合將第二半導(dǎo)體工件202接合至第一半導(dǎo)體工件201。在混合接合中，以類似于熔融接合的方式接合介電材料，并且使用退火工藝接合金屬焊盤。在一個(gè)實(shí)施例中，氧化金屬焊盤201c和金屬焊盤202c以形成金屬氧化物，從金屬焊盤蝕刻金屬氧化物，形成具有良好控制的表面輪廓的金屬焊盤，并且首先用接觸接合來接合半導(dǎo)體工件，并且之后經(jīng)受相對(duì)低溫退火以形成金屬焊盤至金屬焊盤接合。在混合接合工藝中接合介電表面和金屬焊盤。

在圖2c中，第二半導(dǎo)體工件202包括多個(gè)半導(dǎo)體管芯并且用介電材料206填充第二半導(dǎo)體工件202的鄰近的半導(dǎo)體管芯之間的間隙。

在圖2d中，襯底204接合至第二半導(dǎo)體工件202。該襯底用以對(duì)第一半導(dǎo)體工件201和第二半導(dǎo)體工件202提供機(jī)械支撐以促進(jìn)進(jìn)一步處理。

在圖2e中，減薄第一半導(dǎo)體工件201以減小總厚度并且揭露(暴露)導(dǎo)電通孔205。具體地，通過減薄第一半導(dǎo)體工件201的第一襯底201a實(shí)施減薄。

在圖2f中，形成金屬焊盤207以覆蓋并且電連接導(dǎo)電通孔205。金屬焊盤207可以包括鋁、銅或它們的合金。

在圖2g中，在第一半導(dǎo)體工件201和金屬焊盤207的頂面上形成用于結(jié)構(gòu)支撐和物理隔離的鈍化層208。鈍化層208可以保護(hù)第一半導(dǎo)體工件201免受機(jī)械損壞(粒子/劃痕/污染)和其它化學(xué)腐蝕的影響。

在圖2h中，使用混合接合技術(shù)將包括第三襯底203a和第三有源層203b的第三半導(dǎo)體工件203接合至第一半導(dǎo)體工件201。第三有源層103b包括多個(gè)微電子元件(未示出)和金屬焊盤203c。在混合接合中，以類似于熔融接合的方式接合介電材料，并且使用退火工藝接合金屬焊盤。在一個(gè)實(shí)施例中，金屬焊盤201c和金屬焊盤203c經(jīng)受相對(duì)低溫退火以形成金屬焊盤至金屬焊盤接合。

在圖2i中，減薄第三半導(dǎo)體工件203以減小總厚度(通過減薄第三襯底203a)。在一個(gè)實(shí)施例中，第三半導(dǎo)體工件203減薄至小于約50微米厚。在一個(gè)實(shí)施例中，第三半導(dǎo)體工件203減薄至小于約10微米厚。

在一個(gè)實(shí)施例中，第三半導(dǎo)體工件203包括多個(gè)半導(dǎo)體管芯(圖2j中所示的兩個(gè)半導(dǎo)體管芯)。在圖2j中，用介電材料209填充位于第三半導(dǎo)體工件203的鄰近的半導(dǎo)體管芯之間的間隙。

在圖2k中，形成穿過第三半導(dǎo)體工件203的開口210。實(shí)際上，開口210穿透第三半導(dǎo)體工件203并且延伸至到達(dá)第一半導(dǎo)體工件201。該蝕刻工藝可以產(chǎn)生具有垂直側(cè)壁輪廓或錐形側(cè)壁輪廓的開口。在一個(gè)實(shí)施例中，開口210具有介于約5和約10之間的高高寬比。在一些實(shí)施例中，開口210的高寬比大于10。

在圖2l中，導(dǎo)電材料沉積為填充開口210以形成導(dǎo)電通孔211。在一個(gè)實(shí)施例中，導(dǎo)電通孔211是硅通孔("tsv")。

在圖2m中，形成金屬焊盤212以覆蓋和電連接導(dǎo)電通孔211。金屬焊盤212可以包括鋁、銅或它們的合金。

在圖2n中，在第三半導(dǎo)體工件203上方和金屬焊盤212的頂面上形成用于結(jié)構(gòu)支撐和物理隔離的鈍化層213。

在圖2o中，圖案化鈍化層213以包括暴露金屬焊盤212的開口。在金屬焊盤212的暴露的部分上形成導(dǎo)電凸塊214。

在圖2p中，襯底204從第二半導(dǎo)體工件202剝離。圖2p示出了根據(jù)本發(fā)明的第二方法的實(shí)施例制造的半導(dǎo)體結(jié)構(gòu)，其中，導(dǎo)電通孔205和211形成為朝向相反方向的錐形。

參照附圖，圖3a至圖3o示意性地示出了根據(jù)本發(fā)明的第三實(shí)施例的用于制造半導(dǎo)體結(jié)構(gòu)的操作。

在圖3a中，提供第一半導(dǎo)體襯底工件301。第一半導(dǎo)體工件301可以包括第一襯底301a和第一有源層301b。第一有源層301b包括多個(gè)微電子元件(未示出)和金屬焊盤301c。在一個(gè)實(shí)施例中，第一半導(dǎo)體工件301是已知良好晶圓("kgw")。

在圖3b中，包括第二襯底302a和第二有源層302b的第二半導(dǎo)體工件302接合至第一半導(dǎo)體工件301。第二有源層302b包括多個(gè)微電子元件(未示出)和金屬焊盤302c。如圖3b所示，通過混合接合將第二半導(dǎo)體工件302接合至第一半導(dǎo)體工件301。

在圖3c中，減薄第二半導(dǎo)體工件302以減小總厚度(通過減薄第二半導(dǎo)體工件302的第二襯底302a)。

在圖3d中，第二半導(dǎo)體工件302包括多個(gè)半導(dǎo)體管芯并且用介電材料305填充位于第二半導(dǎo)體工件302的鄰近的半導(dǎo)體管芯之間的間隙。

在圖3e中，襯底304接合至第二半導(dǎo)體工件302。該襯底用以對(duì)第一半導(dǎo)體工件301和第二半導(dǎo)體工件302提供機(jī)械支撐以促進(jìn)進(jìn)一步處理。

在圖3f中，在第一半導(dǎo)體工件301上形成接合氧化物層306以促進(jìn)進(jìn)一步接合工藝。

在圖3g中，使用熔融接合技術(shù)將包括第三襯底303a和第三有源層303b的第三半導(dǎo)體工件303接合至接合氧化物層306。第三有源層303b包括多個(gè)微電子元件303c。

在圖3h中，減薄第三半導(dǎo)體工件303以減小總厚度。在一個(gè)實(shí)施例中，第三半導(dǎo)體工件303減薄至小于約50微米厚。在一個(gè)實(shí)施例中，第三半導(dǎo)體工件303減薄至小于約10微米厚。

在一個(gè)實(shí)施例中，第三半導(dǎo)體工件303包括多個(gè)半導(dǎo)體管芯(圖3i中所示的兩個(gè)半導(dǎo)體管芯)。在圖3i中，用介電材料307填充位于第三半導(dǎo)體工件303的鄰近的半導(dǎo)體管芯之間的間隙。

在圖3j中，形成穿過第三半導(dǎo)體工件303和第一半導(dǎo)體工件301的開口308。實(shí)際上，開口308穿透第三半導(dǎo)體工件303和第一半導(dǎo)體工件301并且延伸至到達(dá)第二半導(dǎo)體工件302。例如，可以使用包括等離子體蝕刻、化學(xué)濕蝕刻、激光鉆孔和/或本領(lǐng)域中已知的其它工藝的任何合適的蝕刻方法蝕刻開口308。該蝕刻工藝可以產(chǎn)生具有垂直側(cè)壁輪廓或錐形側(cè)壁輪廓的開口。

在圖3k中，導(dǎo)電材料沉積為填充開口308以形成電連接第一半導(dǎo)體工件301、第二半導(dǎo)體工件302和第三半導(dǎo)體工件303的微電子元件的導(dǎo)電通孔309。在一個(gè)實(shí)施例中，導(dǎo)電通孔309是硅通孔("tsv")。

在圖3l中，形成金屬焊盤310以覆蓋和電連接導(dǎo)電通孔309。金屬焊盤310可以包括鋁、銅或它們的合金。

在圖3m中，在第三半導(dǎo)體工件303上方和金屬焊盤310的頂面上形成用于結(jié)構(gòu)支撐和物理隔離的鈍化層311。

在圖3n中，圖案化鈍化層311以包括暴露金屬焊盤310的開口。在金屬焊盤310的暴露的部分上形成導(dǎo)電凸塊312。

在圖3o中，襯底304從第二半導(dǎo)體工件302剝離。圖3o示出了根據(jù)本發(fā)明的第三方法的實(shí)施例制造的半導(dǎo)體結(jié)構(gòu)。

圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體結(jié)構(gòu)400的截面圖。半導(dǎo)體400包含包括第一襯底401a和第一有源層401b的第一半導(dǎo)體工件401、包括第二襯底402a和第二有源層402b的第二半導(dǎo)體工件402(接合至第一半導(dǎo)體工件401)以及包括第三襯底403a和第三有源層403b的第三半導(dǎo)體工件403(接合至第一半導(dǎo)體工件401)。第一有源層401b、第二有源層402b和第三有源層403b全部包括多個(gè)微電子元件404和金屬焊盤(未示出)。第二半導(dǎo)體工件402和第三半導(dǎo)體工件403可以包括多個(gè)半導(dǎo)體管芯(kgd)，并且用介電材料414填充鄰近的半導(dǎo)體管芯之間的間隙。半導(dǎo)體結(jié)構(gòu)400包括：將金屬焊盤410和412電連接至一些微電子元件404的tsv406和408；以及將金屬焊盤410和412電連接至一些微電子元件404的tsv407和409。在第三半導(dǎo)體工件303上方和金屬焊盤410的頂面上形成鈍化層411，并且在第三半導(dǎo)體工件303上方和金屬焊盤412的頂面上形成鈍化層413。在金屬焊盤412的暴露的部分上形成導(dǎo)電凸塊415。tsv406和tsv408形成為朝向相反方向的錐形并且tsv407和tsv409形成為朝向相反方向的錐形。此外，可以提供堆疊在半導(dǎo)體結(jié)構(gòu)400的兩側(cè)上的半導(dǎo)體工件。

圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體結(jié)構(gòu)500的截面圖。半導(dǎo)體結(jié)構(gòu)500包含包括第一襯底和第一有源層的第一半導(dǎo)體工件501、包括第二襯底和第二有源層的第二半導(dǎo)體工件502(接合至第一半導(dǎo)體工件501的一側(cè))以及包括第三襯底和第三有源層的第三半導(dǎo)體工件503(接合至第一半導(dǎo)體工件501的另一側(cè))。該半導(dǎo)體結(jié)構(gòu)500還包含包括第一徹底和第一有源層的第四半導(dǎo)體工件504(接合至第三半導(dǎo)體工件503)。在一個(gè)實(shí)施例中，可以通過將預(yù)定數(shù)量的半導(dǎo)體工件彼此接合/堆疊(未示出)形成半導(dǎo)體結(jié)構(gòu)500。在一個(gè)實(shí)施例中，可以利用如圖1a至圖3o中所示的方法在基半導(dǎo)體工件(未示出)的兩側(cè)上接合/堆疊預(yù)定數(shù)量的半導(dǎo)體工件形成半導(dǎo)體結(jié)構(gòu)500。

圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體結(jié)構(gòu)600的截面圖。半導(dǎo)體600包括第一半導(dǎo)體工件601、第二半導(dǎo)體工件602(接合至第一半導(dǎo)體工件601的一側(cè))、第三半導(dǎo)體工件603(接合至第一半導(dǎo)體工件601的另一側(cè))和第四半導(dǎo)體工件604(接合至第三半導(dǎo)體工件603)。該半導(dǎo)體結(jié)構(gòu)600的特征在于tsv605和tsv606布置為堆疊配置("堆疊的tsv")，其中，tsv605的底端位于tsv606的頂端之上或鄰近于tsv606的頂端(即，tsv605和tsv606是線性對(duì)準(zhǔn)的)，而tsv607和tsv608布置為交錯(cuò)配置("交錯(cuò)的tsv")，其中，tsv607和tsv608不是線性對(duì)準(zhǔn)的。在一個(gè)實(shí)施例中，半導(dǎo)體結(jié)構(gòu)600也可以包括布置為堆疊配置或交錯(cuò)配置或兩者的tdv(未示出)。

在一個(gè)實(shí)施例中，圖4的半導(dǎo)體結(jié)構(gòu)400可以作為“集成芯片上系統(tǒng)(soic)單元集成并且之后實(shí)現(xiàn)為集成扇出(info)或襯底上晶圓上芯片(cowos)結(jié)構(gòu)。圖7a是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體info結(jié)構(gòu)700a的示意圖。在圖7a中，soic結(jié)構(gòu)單元701a(可以是圖4的半導(dǎo)體結(jié)構(gòu)400)嵌入在電介質(zhì)/插入器702a內(nèi)，其中，soic結(jié)構(gòu)單元701a的i/o通過金屬焊盤704a和導(dǎo)電凸塊703a連接至外部電接觸件(未示出)。半導(dǎo)體info結(jié)構(gòu)700a允許信號(hào)扇出區(qū)域大于soic結(jié)構(gòu)單元701a的硅管芯覆蓋區(qū)。圖7b是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體info結(jié)構(gòu)700b的示意圖。在圖7b中，soic結(jié)構(gòu)單元701b(可以是圖4的半導(dǎo)體結(jié)構(gòu)400)嵌入在電介質(zhì)/插入器702b內(nèi)，其中，soic結(jié)構(gòu)單元701b的i/o通過金屬焊盤704b和導(dǎo)電凸塊703b連接至外部電接觸件(未示出)，其中，金屬焊盤704b和導(dǎo)電凸塊703b的一些連接至通孔結(jié)構(gòu)705b。

圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出半導(dǎo)體cowos結(jié)構(gòu)800的示意圖。在圖8中，soic結(jié)構(gòu)單元801(可以是圖4的半導(dǎo)體結(jié)構(gòu)400)嵌入在電介質(zhì)802內(nèi)并且設(shè)置在晶圓層803上方。在一個(gè)實(shí)施例中，晶圓層803是插入器。半導(dǎo)體芯片805也提供在晶圓層803上方，其中，半導(dǎo)體芯片805和soic結(jié)構(gòu)單元801通過晶圓層803內(nèi)的互連件804(例如，tsv)電連接至在襯底807上方提供的導(dǎo)電凸塊806(模塑料809內(nèi))，并且導(dǎo)電凸塊806通過導(dǎo)電凸塊808電連接至外部電接觸件(未示出)。半導(dǎo)體cowos結(jié)構(gòu)800使用互連件808以將多個(gè)芯片(例如，半導(dǎo)體芯片805和soic結(jié)構(gòu)單元801)集成至單個(gè)器件。這種體系結(jié)構(gòu)提供了更高密度的互連件并且減小了全局互連長(zhǎng)度，因此，以更小的形狀因數(shù)產(chǎn)生了增強(qiáng)的性能和減小的功耗。

本發(fā)明的一些實(shí)施例提供了用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括：提供第一半導(dǎo)體工件；將第二半導(dǎo)體工件接合至第一半導(dǎo)體工件的第一表面；形成穿過第二半導(dǎo)體工件至第一半導(dǎo)體工件的第一導(dǎo)電通孔；將第三半導(dǎo)體工件接合至第一半導(dǎo)體工件的第二表面，第二表面與第一表面相對(duì)；并且形成穿過第一半導(dǎo)體工件和第三半導(dǎo)體工件至第二半導(dǎo)體工件的第二導(dǎo)電通孔，從而使得第一導(dǎo)電通孔和第二導(dǎo)電通孔是電連接的。

在上述方法中，其中，將所述第二半導(dǎo)體工件和所述第三半導(dǎo)體工件接合至所述第一半導(dǎo)體工件包括熔融接合、混合接合、共晶接合或附著接合。

在上述方法中，其中，形成所述第一導(dǎo)電通孔包括形成穿過所述第二半導(dǎo)體工件的硅通孔(tsv)或管芯通孔(tdv)以將所述第一半導(dǎo)體工件的第一有源層電連接至所述第二半導(dǎo)體工件的第二有源層。

在上述方法中，其中，形成所述第二導(dǎo)電通孔包括形成穿過所述第三半導(dǎo)體工件的硅通孔(tsv)或管芯通孔(tdv)以將所述第一半導(dǎo)體工件的第一有源層電連接至所述第三半導(dǎo)體工件的第三有源層。

在上述方法中，其中，所述第一導(dǎo)電通孔和所述第二導(dǎo)電通孔形成為朝向相反方向的錐形。

在上述方法中，還包括：在將所述第三半導(dǎo)體工件接合至所述第一半導(dǎo)體工件之前，將襯底接合至所述第二半導(dǎo)體工件并且從所述第二表面減薄所述第一半導(dǎo)體工件；以及在形成所述第二導(dǎo)電通孔之后，剝離所述襯底。

在上述方法中，還包括：在將所述第三半導(dǎo)體工件接合至所述第一半導(dǎo)體工件之前，將襯底接合至所述第二半導(dǎo)體工件并且從所述第二表面減薄所述第一半導(dǎo)體工件；以及在形成所述第二導(dǎo)電通孔之后，剝離所述襯底，其中，減薄所述第一半導(dǎo)體工件包括將所述第一半導(dǎo)體工件減薄至小于10微米厚。

在上述方法中，還包括：在形成所述第二導(dǎo)電通孔之前，將所述第三半導(dǎo)體工件減薄至小于50微米厚。

本發(fā)明的一些實(shí)施例提供了用于形成半導(dǎo)體結(jié)構(gòu)的方法，包括：提供包括第一襯底和第一有源層的第一半導(dǎo)體工件；將第二半導(dǎo)體工件接合至第一有源層，其中，第二半導(dǎo)體工件包括第二襯底和第二有源層；將第三半導(dǎo)體工件接合至第一襯底，其中，第三半導(dǎo)體工件包括第三襯底和第三有源層；并且形成連接第一有源層、第二有源層和第三有源層的導(dǎo)電通孔。

在上述方法中，其中，形成所述導(dǎo)電通孔包括形成穿過所述第一半導(dǎo)體工件和所述第三半導(dǎo)體工件或穿過所述第一半導(dǎo)體工件、所述第二半導(dǎo)體工件和所述第三半導(dǎo)體工件的硅通孔(tsv)或管芯通孔(tdv)。

在上述方法中，其中，所述第二半導(dǎo)體工件和所述第三半導(dǎo)體工件包括已知良好管芯(kgd)，并且所述第一半導(dǎo)體工件包括已知良好晶圓(kgw)。

在上述方法中，還包括：在將所述第三半導(dǎo)體工件接合至所述第一襯底之前，將襯底接合至所述第二半導(dǎo)體工件并且減薄所述第一襯底；以及在形成所述導(dǎo)電通孔之后，剝離所述襯底。

在上述方法中，其中，形成所述導(dǎo)電通孔包括形成圍繞所述導(dǎo)電通孔的絕緣層。

在上述方法中，其中，所述第二半導(dǎo)體工件的所述第二有源層鄰近于所述第一半導(dǎo)體工件的所述第一有源層。

在上述方法中，其中，所述第三半導(dǎo)體工件的所述第三有源層鄰近于所述第一半導(dǎo)體工件的所述第一襯底。

在上述方法中，還包括將第四半導(dǎo)體工件接合至所述第二半導(dǎo)體工件或所述第三半導(dǎo)體工件。

在上述方法中，還包括將所述第一半導(dǎo)體工件、所述第二半導(dǎo)體工件或所述第三半導(dǎo)體工件減薄至小于50微米厚。

本發(fā)明的一些實(shí)施例提供了半導(dǎo)體結(jié)構(gòu)，包括：第一半導(dǎo)體工件；接合至第一半導(dǎo)體工件的第一表面的第二半導(dǎo)體工件；接合至第一半導(dǎo)體工件的第二表面的第三半導(dǎo)體工件；以及電連接第一半導(dǎo)體工件、第二半導(dǎo)體工件和第三半導(dǎo)體工件的多個(gè)導(dǎo)電通孔，其中，第一導(dǎo)電通孔在朝向第二半導(dǎo)體工件的方向上是錐形的。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，第二導(dǎo)電通孔在朝向所述第三半導(dǎo)體工件的方向上是錐形的。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，所述第一半導(dǎo)體工件、所述第二半導(dǎo)體工件和所述第三半導(dǎo)體工件小于50微米厚。

本發(fā)明的方法和特性在上述實(shí)例和描述中描述的已經(jīng)足夠。應(yīng)該明白，在不背離本發(fā)明的精神的情況下，任何修改以及改變均包括在本發(fā)明保護(hù)的范圍內(nèi)。

此外，本發(fā)明的范圍不旨在限制說明書中描述的工藝、機(jī)械、制造以及物質(zhì)的組成、方式、方法和步驟的特定的實(shí)施例。本領(lǐng)域中的技術(shù)人員較易地從本方明的公開、目前存在的或以后待開發(fā)的工藝、機(jī)械、制造、物質(zhì)的組成、方式、方法或步驟明白，可以根據(jù)本發(fā)明利用此處描述的相應(yīng)的實(shí)施例實(shí)施基本相同的功能或獲得基本相同的結(jié)果。相應(yīng)地，所附權(quán)利要求旨在包括它們之內(nèi)的范圍(諸如，工藝、機(jī)械、制造、物質(zhì)的組成、方式、方法或步驟/操作)。此外，每個(gè)權(quán)利要求均構(gòu)建了單獨(dú)的實(shí)施例，并且各個(gè)權(quán)利要求和實(shí)施例的組成均在本發(fā)明的范圍內(nèi)。