本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種半導體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

隨著超大規(guī)模集成電路工藝技術(shù)的不斷進步，半導體器件的特征尺寸不斷縮小，半導體器件的性能越來越強，集成電路芯片的集成度已經(jīng)高達幾億乃至幾十億個器件的規(guī)模，兩層以上的多層互連技術(shù)被廣泛使用。

傳統(tǒng)的互連結(jié)構(gòu)是由鋁金屬制備而成的，但是隨著半導體尺寸的不斷縮小，越來越小的互連結(jié)構(gòu)中承載越來越高的電流，且互連結(jié)構(gòu)的響應時間要求越來越短，傳統(tǒng)鋁互連結(jié)構(gòu)已經(jīng)不能滿足要求；因此，銅金屬已經(jīng)取代鋁金屬作為互連結(jié)構(gòu)的材料。與鋁相比，金屬銅的電阻率更低且抗電遷移性更好，銅互連結(jié)構(gòu)可以降低互連結(jié)構(gòu)的電阻電容(RC)延遲，改善電遷移，提高器件的可靠性。因此，銅互連技術(shù)取代鋁互連技術(shù)成為發(fā)展趨勢。

盡管采用銅金屬作為半導體結(jié)構(gòu)中互連結(jié)構(gòu)的材料能在一定程度上改善半導體結(jié)構(gòu)的性能，然而半導體結(jié)構(gòu)的性能仍有待提高。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導體結(jié)構(gòu)及其形成方法，優(yōu)化半導體結(jié)構(gòu)的性能。

為解決上述問題，本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法，包括：提供基底以及位于基底表面的第一介質(zhì)層；圖形化所述第一介質(zhì)層，形成貫穿所述第一介質(zhì)層的開口；形成填充滿所述開口的第一金屬層、以及位于第一金屬層頂部表面的第二金屬層，且所述第二金屬層覆蓋第一介質(zhì)層部分頂部表面；在所述第二金屬層頂部表面和側(cè)壁表面形成第一石墨烯層；在所述第一介質(zhì)層頂部表面、以及第一石墨烯層頂部表面和側(cè)壁表面形成第二介質(zhì)層；研磨去除高于第二金屬層頂部表面的第一石墨烯層以及第二介質(zhì)層，直至暴 露出第二金屬層頂部表面；在所述暴露出的第二金屬層頂部表面形成第二石墨烯層。

可選的，采用激光直寫技術(shù)形成所述第一石墨烯層；采用激光直寫技術(shù)形成所述第二石墨烯層?？蛇x的，形成所述第一石墨烯層的工藝參數(shù)包括：激光功率為5毫瓦至500毫瓦，直寫速率為100微米每秒至1000微米每秒。

可選的，還包括步驟：采用AuCl₃對所述第一石墨烯層進行摻雜處理。

可選的，所述第一石墨烯層的厚度為1埃至100埃；所述第二石墨烯層的厚度為1埃至100埃。

可選的，所述第一金屬層的材料為銅；所述第二金屬層的材料為銅?？蛇x的，形成所述第一金屬層和第二金屬層的工藝步驟包括：形成填充滿所述開口的金屬膜，且所述金屬膜還覆蓋于第一介質(zhì)層頂部表面；對所述金屬膜進行平坦化處理；圖形化所述平坦化處理后的金屬膜，形成位于開口內(nèi)的第一金屬層、以及位于第一金屬層頂部表面的所述第二金屬層。

可選的，形成所述第一金屬層和第二金屬層的工藝步驟包括：形成填充滿所述開口的第一金屬膜；研磨去除高于第一介質(zhì)層頂部表面的第一金屬膜，形成填充滿開口的第一金屬層；在所述第一金屬層頂部表面以及第一介質(zhì)層頂部表面形成第二金屬膜；圖形化所述第二金屬膜，形成位于第一金屬層頂部表面以及部分第一介質(zhì)層頂部表面的第二金屬層。

可選的，采用化學機械研磨工藝，研磨去除所述高于第二金屬層頂部表面的第一石墨烯層以及第二介質(zhì)層。

可選的，所述第一介質(zhì)層的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料；所述第二介質(zhì)層的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料。

本發(fā)明還提供一種半導體結(jié)構(gòu)，包括：基底以及位于所述基底表面的第一介質(zhì)層；位于所述第一介質(zhì)層內(nèi)且貫穿所述第一介質(zhì)層的開口；填充滿所述開口的第一金屬層、以及位于第一金屬層頂部表面的第二金屬層，且所述第二金屬層覆蓋第一介質(zhì)層部分頂部表面；位于所述第二金屬層側(cè)壁表面的第一石墨烯層；位于所述第二金屬層頂部表面的第二石墨烯層；位于所述第一石墨烯層側(cè)壁表面以及第一介質(zhì)層頂部表面的第二介質(zhì)層。

可選的，所述第一金屬層的材料為銅；所述第二金屬層的材料為銅?？蛇x的，所述第一石墨烯層的厚度為1埃至100埃；所述第二石墨烯層的厚度為1埃至100埃。

本發(fā)明還提供一種半導體結(jié)構(gòu)的形成方法，包括：提供基底以及位于基底表面的第一介質(zhì)層；圖形化所述第一介質(zhì)層，形成貫穿所述第一介質(zhì)層的開口；形成填充滿所述開口的第一金屬層、以及位于第一金屬層頂部表面的第二金屬層，且所述第二金屬層覆蓋第一介質(zhì)層部分頂部表面；在所述第二金屬層頂部表面和側(cè)壁表面形成石墨烯層；在所述石墨烯層頂部表面和側(cè)壁表面、所述第一介質(zhì)層頂部表面形成第二介質(zhì)層；刻蝕所述第二介質(zhì)層，形成貫穿所述第二介質(zhì)層的溝槽，且所述溝槽底部暴露出石墨烯層頂部表面。

可選的，采用激光直寫技術(shù)形成所述石墨烯層?？蛇x的，形成所述石墨烯層的工藝參數(shù)包括：激光功率為5毫瓦至500毫瓦，直寫速率為100微米每秒至1000微米每秒。

可選的，還包括步驟：采用AuCl3對所述石墨烯層進行摻雜處理?？蛇x的，所述石墨烯層的厚度為1埃至100埃。

可選的，形成所述第一金屬層和第二金屬層的工藝步驟包括：形成填充滿所述開口的金屬膜，且所述金屬膜還覆蓋于第一介質(zhì)層頂部表面；對所述金屬膜進行平坦化處理；圖形化所述平坦化處理后的金屬膜，形成位于開口內(nèi)的第一金屬層、以及位于第一金屬層頂部表面的所述第二金屬層。

本發(fā)明還提供一種半導體結(jié)構(gòu)，包括：基底以及位于所述基底表面的第一介質(zhì)層；位于所述第一介質(zhì)層內(nèi)且貫穿所述第一介質(zhì)層的開口；填充滿所述開口的第一金屬層、以及位于第一金屬層頂部表面的第二金屬層，且所述第二金屬層覆蓋第一介質(zhì)層部分頂部表面；位于所述第二金屬層頂部表面和側(cè)壁表面的石墨烯層；位于所述石墨烯層頂部表面和側(cè)壁表面、以及所述第一介質(zhì)層頂部表面的第二介質(zhì)層；位于所述第二介質(zhì)層內(nèi)且貫穿所述第二介質(zhì)層的溝槽，且所述溝槽底部暴露出石墨烯層頂部表面。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明提供的半導體結(jié)構(gòu)的形成方法的技術(shù)方案中，形成填充滿開口的 第一金屬層、以及位于第一金屬層頂部表面的第二金屬層，且第二金屬層覆蓋第一介質(zhì)層部分頂部表面；在第二金屬層頂部表面和側(cè)壁表面形成第一石墨烯層；在第一介質(zhì)層頂部表面、以及第一石墨烯層頂部表面和側(cè)壁表面形成第二介質(zhì)層；研磨去除高于第二金屬層頂部表面的第一石墨烯層以及第二介質(zhì)層，直至暴露出第二金屬層頂部表面；在所述暴露出的第二金屬層頂部表面形成第二石墨烯層，通過所述第二石墨烯層能夠?qū)⒌诙饘賹优c外部結(jié)構(gòu)電連接。由于第二金屬層側(cè)壁表面形成有第一石墨烯層，第二金屬層頂部表面形成有第二石墨烯層，第二金屬層、第一石墨烯層以及第二石墨烯層的整體結(jié)構(gòu)的電阻小于第二金屬層的電阻，第二金屬層、第一石墨烯層以及第二石墨烯層的整體結(jié)構(gòu)的導熱性優(yōu)于第二金屬層的導熱性，因此本發(fā)明形成的半導體結(jié)構(gòu)的電阻降低且導熱性得到提高。

進一步，本發(fā)明中采用激光直寫工藝形成所述第一石墨烯層，采用激光直寫工藝形成所述第二石墨烯層，使得形成第一石墨烯層和第二石墨烯層的工藝簡單。

進一步，形成第一金屬層和第二金屬層的工藝步驟包括：形成填充滿開口的金屬膜，且所述金屬膜還覆蓋于第一介質(zhì)層頂部表面；對所述金屬膜頂部表面進行平坦化處理；圖形化所述平坦化處理后的金屬膜，形成位于開口內(nèi)的第一金屬層以及位于第一金屬層頂部表面的第二金屬層。本發(fā)明中，由于高于第一介質(zhì)層頂部表面的金屬膜的晶粒在生長過程中未受到限制，因此高于第一介質(zhì)層頂部表面的金屬膜具有較大的晶粒尺寸且晶粒界面少，使得形成的第二金屬層的晶粒尺寸大且晶粒界面少，第二金屬層中的晶粒界面散射弱，從而使得第二金屬層具有較低的電阻率，進一步降低半導體結(jié)構(gòu)的電阻。

相應的，本發(fā)明提供一種結(jié)構(gòu)性能優(yōu)越的半導體結(jié)構(gòu)，其中，第二金屬層頂部表面形成有第二石墨烯層，第二金屬層側(cè)壁表面形成有第一石墨烯層，且通過第二石墨烯層能夠使第二金屬層與外部電路電連接。由于第二金屬層、第一石墨烯層、以及第二石墨烯層的整體結(jié)構(gòu)的電阻小于第二金屬層的電阻，且第二金屬層、第一石墨烯層、以及第二石墨烯層的導熱性比第二金屬層的導熱性好，使得半導體結(jié)構(gòu)的電阻低且導熱性好。

本發(fā)明還提供一種半導體結(jié)構(gòu)的形成方法，形成填充滿開口的第一金屬層、以及位于第一金屬層頂部表面的第二金屬層，且第二金屬層覆蓋第一介質(zhì)層部分頂部表面；在第二金屬層頂部表面和側(cè)壁表面形成石墨烯層；在石墨烯層頂部表面和側(cè)壁表面、以及第一介質(zhì)層頂部表面形成第二介質(zhì)層；刻蝕所述第二介質(zhì)層，形成貫穿所述第二介質(zhì)層的溝槽，且所述溝槽底部暴露出石墨烯層頂部表面，因此能夠通過石墨烯層使第二金屬層與外部電路電連接。第二金屬層以及所述石墨烯層的整體結(jié)構(gòu)的電阻小于第二金屬層的電阻，第二金屬層以及所述石墨烯層的整體結(jié)構(gòu)的導熱性優(yōu)于第二金屬層的導熱性，因此本發(fā)明形成的半導體結(jié)構(gòu)的電阻小且導熱性好。

相應的，本發(fā)明還提供一種結(jié)構(gòu)性能優(yōu)越的半導體結(jié)構(gòu)，其中，第二金屬層頂部表面和側(cè)壁表面形成有石墨烯層，且通過第二金屬層頂部表面的石墨烯層能夠使第二金屬層與外部電路電連接。由于第二金屬層以及石墨烯層的整體結(jié)構(gòu)的電阻小于第二金屬層的電阻，第二金屬層以及石墨烯層的整體結(jié)構(gòu)的導熱性比第二金屬層的導熱性好，因此本發(fā)明提供的半導體結(jié)構(gòu)的電阻低且導熱性好。

附圖說明

圖1至圖10為本發(fā)明一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖；

圖11至圖15為本發(fā)明另一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)形成的半導體結(jié)構(gòu)的性能有待進一步提高。

經(jīng)研究發(fā)現(xiàn)，盡管銅金屬比鋁金屬更適合作為導體結(jié)構(gòu)中互連結(jié)構(gòu)的材料，但是由于銅金屬的電阻率仍較大，因此，半導體結(jié)構(gòu)的電阻仍較大。

進一步研究發(fā)現(xiàn)，石墨烯(Graphene)是一種單層蜂窩晶體點陣上的碳原子組成的二位晶體，石墨烯不僅具有非常出色的力學性能和熱穩(wěn)定性，還具有出色的電學性能，例如亞微米級的彈道輸運特性，高載流子遷移率，可調(diào)諧帶隙，室溫下的量子霍爾效應等等，并且，石墨烯還具有低電阻率的優(yōu)點。

若能將石墨烯與銅結(jié)合應用作為半導體結(jié)構(gòu)中互連結(jié)構(gòu)的材料，將有利于降低半導體結(jié)構(gòu)的電阻。

為此，本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法，提供基底以及位于基底表面的第一介質(zhì)層；形成貫穿第一介質(zhì)層的開口；形成填充滿開口的第一金屬層、以及位于第一金屬層頂部表面的第二金屬層；在第二金屬層頂部表面和側(cè)壁表面形成第一石墨烯層；在第一介質(zhì)層頂部表面、以及第一石墨烯層頂部表面和側(cè)壁表面形成第二介質(zhì)層；研磨去除高于第二金屬層頂部表面的第一石墨烯層以及第二介質(zhì)層，直至暴露出第二金屬層頂部表面；在所述暴露出的第二金屬層頂部表面形成第二石墨烯層。由于第二金屬層頂部表面形成有第二石墨烯層，第二金屬層側(cè)壁表面形成有第一石墨烯層，第一石墨烯層和第二石墨烯層具有低電阻率的優(yōu)點，因此半導體結(jié)構(gòu)的電阻減小，從而優(yōu)化半導體結(jié)構(gòu)的電學性能。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖1至圖10為本發(fā)明一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

參考圖1，提供基底100以及位于基底100表面的第一介質(zhì)層102。

所述基底100的材料為硅、鍺、鍺化硅、碳化硅或砷化鎵；所述基底100的材料還可以為單晶硅、多晶硅、非晶硅或絕緣體上的硅。

所述基底100表面還可以形成有若干界面層或外延層以提高半導體結(jié)構(gòu)的電學性能。所述基底100內(nèi)還可以形成有半導體器件，所述半導體器件為PMOS晶體管、NMOS晶體管、CMOS晶體管、電容器、電阻器或電感器。

本實施例中，所述基底100為硅基底。

所述基底100內(nèi)還能夠形成有底層金屬層101，且所述基底100暴露出所述底層金屬層101頂部表面。所述底層金屬層101用于與待形成的第一金屬層相連接，也可用于后續(xù)形成的第一金屬層與外部或其他金屬層的電連接。所述底層金屬層101的材料為Cu、Al或W等導電材料。本實施例中，所述底層金屬層101頂部表面與基底100頂部表面齊平。在其他實施例中，所述 底層金屬層頂部表面還能夠高于基底頂部表面。

在一個實施例中，所述基底100內(nèi)形成有一個底層金屬層101。在另一實施例中，所述基底100內(nèi)形成有若干個底層金屬層101。本實施例中，以所述基底100內(nèi)形成有3個底層金屬層101作為示例，相應的，后續(xù)在第一介質(zhì)層102內(nèi)形成的開口也為3個。

所述第一介質(zhì)層102的材料為氧化硅、低k介質(zhì)材料(低k介質(zhì)材料指相對介電常數(shù)大于等于2.6、小于等于3.9的介質(zhì)材料)或超低k介質(zhì)材料(超低k介質(zhì)材料指相對介電常數(shù)小于2.6的介質(zhì)材料)。

所述第一介質(zhì)層102的材料為SiOH、SiCOH、FSG(摻氟的二氧化硅)、BSG(摻硼的二氧化硅)、PSG(摻磷的二氧化硅)、BPSG(摻硼磷的二氧化硅)、氫化硅倍半氧烷(HSQ，(HSiO_1.5)_n)或甲基硅倍半氧烷(MSQ，(CH₃SiO_1.5)_n)。

本實施例中，所述第一介質(zhì)層102的材料為超低k介質(zhì)材料，所述超低k介質(zhì)材料為SiCOH。

本實施例中，還包括步驟：在第一介質(zhì)層102表面形成鈍化層(未圖示)，所述鈍化層起到保護第一介質(zhì)層102的作用，第一介質(zhì)層102的晶格常數(shù)與后續(xù)形成的圖形化的掩膜層的晶格常數(shù)相差較大，而鈍化層的晶格常數(shù)位于二者之間，因此鈍化層也起到過渡作用，避免由于晶格常數(shù)突變而對第一介質(zhì)層102施加應力造成第一介質(zhì)層102變形。鈍化層的材料為氧化硅或含碳氧化硅。

在所述基底100與第一介質(zhì)層102之間還能夠形成刻蝕阻擋層，后續(xù)形成的開口還貫穿所述刻蝕阻擋層。所述刻蝕阻擋層在后續(xù)起到刻蝕阻擋作用，后續(xù)刻蝕第一介質(zhì)層102的刻蝕工藝對刻蝕阻擋層的刻蝕速率較小，從而起到刻蝕停止作用，防止對基底100或底層金屬層101造成過刻蝕。并且，后續(xù)刻蝕所述刻蝕阻擋層的刻蝕工藝對底層金屬層101的刻蝕速率小，從而進一步避免對底層金屬層101造成刻蝕損傷。所述刻蝕阻擋層的材料與第一介質(zhì)層102的材料不同。所述刻蝕阻擋層的材料為氮化硅、氮氧化硅或碳氮化硅。

參考圖2，在所述第一介質(zhì)層102表面形成圖形化的掩膜層103。

所述圖形化的掩膜層103內(nèi)形成有暴露出第一介質(zhì)層102頂部表面的凹槽104，且所述凹槽104投影于基底100表面的圖形與底層金屬層101投影于基底100表面的圖形具有重合部分。

所述凹槽104定義出后續(xù)形成的開口的位置和尺寸。本實施例中，基底100內(nèi)形成有3個底層金屬層，相應的，所述圖形化的掩膜層103內(nèi)的凹槽104的數(shù)量為3。

所述圖形化的掩膜層103為單層結(jié)構(gòu)或疊層結(jié)構(gòu)。所述圖形化的掩膜層103的材料為介質(zhì)掩膜材料或金屬掩膜材料，其中，介質(zhì)掩膜材料為SiN、SiC或SiCN，金屬掩膜材料為Ta、Ti、Tu、TaN、TiN、TuN或WN。

在一實施例中，所述圖形化的掩膜層103為介質(zhì)掩膜層的單層結(jié)構(gòu)。在另一實施例中，所述圖形化的掩膜層103為金屬掩膜層的單層結(jié)構(gòu)。在其他實施例中，所述圖形化的掩膜層為介質(zhì)掩膜層以及位于介質(zhì)掩膜層表面的金屬掩膜層的疊層結(jié)構(gòu)。

本實施例中，所述圖形化的掩膜層103的材料為TiN。

在其他實施例中，圖形化的掩膜層的材料還能夠為有機材料。例如，圖形化的掩膜層為光刻膠層的單層結(jié)構(gòu)，或者，圖形化的掩膜層包括有機分布層、位于有機分布層表面的底部抗反射涂層、以及位于底部抗反射涂層表面的光刻膠層。

參考圖3，以所述圖形化的掩膜層103(參考圖2)為掩膜，圖形化所述第一介質(zhì)層102，形成貫穿所述第一介質(zhì)層102的開口105。

本實施例中，所述開口105底部暴露出所述底層金屬層101。

采用干法刻蝕工藝刻蝕所述第一介質(zhì)層102。在一個具體實施例中，所述干法刻蝕工藝的刻蝕氣體包括CH₂F₂、C₄F₆、CF₄或CHF₃，為了減小干法刻蝕工藝對第一介質(zhì)層102的刻蝕損傷，所述干法刻蝕工藝的刻蝕氣體還可以包括O₂。

本實施例中，所述開口105的側(cè)壁表面與基底100頂部表面相互垂直， 開口105的頂部尺寸與底部尺寸相同。在其他實施例中，開口的頂部尺寸還能夠大于底部尺寸。

后續(xù)在開口105內(nèi)填充第一金屬層，所述第一金屬層作為半導體結(jié)構(gòu)中的金屬凸柱(Pillar)；后續(xù)在第一金屬層頂部表面形成第二金屬層，所述第二金屬層作為半導體結(jié)構(gòu)中的金屬連線(Line)。

本實施例中，在形成所述開口105之后，去除所述圖形化的掩膜層103(參考圖2)。

參考圖4，形成填充滿所述開口105(參考圖3)的金屬膜106，且所述金屬膜106還覆蓋于第一介質(zhì)層102頂部表面；對所述金屬膜106進行平坦化處理，且平坦化處理后的金屬膜106頂部高于第一介質(zhì)層102頂部。

所述金屬膜106為后續(xù)形成第一金屬層和第二金屬層提供工藝基礎(chǔ)。

本實施例中，所述金屬膜106的材料為銅。采用金屬有機化學沉積工藝、物理氣相沉積或原子層沉積工藝形成所述金屬膜106。在其他實施例中，還能夠采用電化學鍍膜工藝形成所述金屬膜。

本實施例中，采用物理氣相沉積工藝形成所述金屬膜106。

由于第一介質(zhì)層102頂部表面的尺寸相對較大，因此在第一介質(zhì)層102頂部表面形成的金屬膜106的尺寸也將比較大，使得高于第一介質(zhì)層102頂部的金屬膜106中的晶粒生長未受到限制，因此高于第一介質(zhì)層102頂部的金屬膜106具有較大的晶粒尺寸(Grain Size)且晶粒界面(Grain Boundary)少，使得高于第一介質(zhì)層102頂部的金屬膜106中晶粒界面散射(Grain Boundary Scattering)弱，因此高于第一介質(zhì)層102頂部的金屬膜106的電阻率相對較低。

采用化學機械研磨工藝，對所述金屬膜106進行平坦化處理。

參考圖5，在所述平坦化處理后的金屬膜106表面形成圖形層107。

所述圖形層107定義出后續(xù)形成的第二金屬層的位置和尺寸。后續(xù)刻蝕未被圖形層107覆蓋的金屬膜106，直至暴露出第一介質(zhì)層102頂部表面。

所述圖形層107投影于基底100表面的圖形與開口105(參考圖3)投影 于基底100表面的圖形具有重合部分，且所述開口105投影于基底100表面的圖形位于圖形層107投影于基底100表面的圖形內(nèi)。

本實施例中，所述圖形層107的材料為光刻膠，形成所圖形層107的工藝步驟包括：在所述平坦化處理后的金屬膜106表面涂覆光刻膠膜；對所述光刻膠膜進行曝光處理以及顯影處理，形成所述圖形層107。

在其他實施例中，所述圖形層的材料也可以為硬掩膜材料，如金屬掩膜材料或介質(zhì)掩膜材料。

參考圖6，以所述圖形層107(參考圖5)為掩膜，圖形化所述平坦化處理后的金屬膜106(參考圖5)，形成填充滿所述開口105(參考圖3)的第一金屬層108、以及位于第一金屬層108頂部表面的第二金屬層109，且所述第二金屬層109覆蓋第一介質(zhì)層102部分頂部表面。

本實施例中，采用干法刻蝕工藝刻蝕所述平坦化處理后的金屬膜106。

所述第一金屬層107作為半導體結(jié)構(gòu)中的金屬凸柱，所述第二金屬層108作為半導體結(jié)構(gòu)中的金屬連線。

本實施例中，所述第二金屬層109為圖形化位于第一介質(zhì)層102頂部表面的金屬膜106獲得的，由于高于第一介質(zhì)層102頂部的金屬膜106具有較大的晶粒尺寸且晶粒界面少，使得高于第一介質(zhì)層102頂部的金屬膜106中晶粒界面散射弱，因此高于第一介質(zhì)層102頂部的金屬膜106的電阻率相對較低。也就是說，第二金屬層109的材料具有較大晶粒尺寸且晶粒界面少，因此第二金屬層109中晶粒界面散射弱，從而使得第二金屬層109具有較低的電阻率，進而使得半導體結(jié)構(gòu)具有較低的電阻。

在形成所述第一金屬層108和第二金屬層109之后，去除所述圖形層107(參考圖5)。

本實施例中，采用濕法去膠或灰化工藝去除所述圖形層107(參考圖5)。

本實施例中，所述第一金屬層108和第二金屬層109均為在金屬膜106基礎(chǔ)上形成的，且在形成金屬膜106之前去除圖形化的掩膜層103(參考圖2)。在其他實施例中，在形成開口之后，還能夠先保留圖形化的掩膜層，形成第 一金屬層、第二金屬層的工藝步驟包括：形成填充滿開口的第一金屬膜，且所述第一金屬膜還位于圖形化的掩膜層表面；研磨去除高于第一介質(zhì)層頂部表面的第一金屬膜以及圖形化的掩膜層，形成填充滿所述開口的一金屬層；在所述第一金屬層頂部表面以及第一介質(zhì)層頂部表面形成第二金屬膜；圖形化所述第二金屬膜，形成位于第一金屬層頂部表面以及部分第一介質(zhì)層頂部表面的第二金屬層。

參考圖7，在所述第二金屬層109頂部表面和側(cè)壁表面形成第一石墨烯層110。

本實施例中，采用激光直寫技術(shù)(Laser Direct Writing)形成所述第一石墨烯層110。

在一個具體實施例中，采用激光直寫技術(shù)形成所述第一石墨烯層110的工藝參數(shù)包括：激光功率為5毫瓦至500毫瓦，直寫速率為100微米每秒至1000微米每秒。

所述第一石墨烯層110的厚度為1埃至100埃。

本實施例中，還包括步驟：采用AuCl₃對所述第一石墨烯層110進行摻雜處理。其好處在于：采用AuCl₃對第一石墨烯層110進行摻雜處理，能夠修復第一石墨烯層110中的晶格缺陷，從而進一步減小第一石墨烯層110材料的電阻率，進一步減小半導體結(jié)構(gòu)的電阻。

參考圖8，在所述第一介質(zhì)層102頂部表面、以及第一石墨烯層110頂部表面和側(cè)壁表面形成第二介質(zhì)層111。

所述第二介質(zhì)層111的材料為氧化硅、低k介質(zhì)材料(低k介質(zhì)材料指相對介電常數(shù)大于等于2.6、小于等于3.9的介質(zhì)材料)或超低k介質(zhì)材料(超低k介質(zhì)材料指相對介電常數(shù)小于2.6的介質(zhì)材料)。

所述第二介質(zhì)層111的材料為低k介質(zhì)材料或超低k介質(zhì)材料時，第二介質(zhì)層111的材料為SiOH、SiCOH、FSG(摻氟的二氧化硅)、BSG(摻硼的二氧化硅)、PSG(摻磷的二氧化硅)、BPSG(摻硼磷的二氧化硅)、氫化硅倍半氧烷(HSQ，(HSiO_1.5)_n)或甲基硅倍半氧烷(MSQ，(CH₃SiO_1.5)_n)。

本實施例中，所述第二介質(zhì)層111的材料為SiOH，采用旋轉(zhuǎn)涂覆工藝形成所述第二介質(zhì)層111。

參考圖9，研磨去除高于第二金屬層109頂部表面的第一石墨烯層110以及第二介質(zhì)層111，直至暴露出第二金屬層109頂部表面。

本實施例中，第二金屬層109頂部表面被暴露出來，以便后續(xù)在第二金屬層109頂部表面形成第二石墨烯層，且通過第二石墨烯層使半導體結(jié)構(gòu)與其他外部結(jié)構(gòu)電連接。

本實施例中，采用化學機械研磨工藝，研磨去除高于第二金屬層109頂部表面的第一石墨烯層110以及第二介質(zhì)層111。

參考圖10，在所述暴露出的第二金屬層109頂部表面形成第二石墨烯層112。

本實施例中，所述第二石墨烯層112除位于第二金屬層109頂部表面外，還位于第一石墨烯層110頂部表面。第二金屬層109與外部電路之間通過第二石墨烯層112實現(xiàn)電連接。

本實施例中，采用激光直寫工藝形成所述第二石墨烯層112。在一個具體實施例中，采用激光直寫工藝形成第二石墨烯層112的工藝參數(shù)包括：激光功率為5毫瓦至500毫瓦，直寫速率為100微米每秒至1000微米每秒。

所述第二石墨烯層112的厚度為1埃至100埃。

本實施例中，由于第二金屬層109頂部表面形成有第二石墨烯層112，第二金屬層109側(cè)壁表面形成有第一石墨層110，使得半導體結(jié)構(gòu)的電阻降低，且半導體結(jié)構(gòu)的導熱性得到改善，從而優(yōu)化半導體結(jié)構(gòu)的電學性能。

同時，本實施例中第二金屬層109的材料晶粒尺寸較大且晶粒界面少，使得第二金屬層109中晶粒界面散射弱，因此第二金屬層109具有較低的電阻率，從而進一步降低半導體結(jié)構(gòu)的電阻，進一步優(yōu)化半導體結(jié)構(gòu)的電學性能。

相應的，本實施例還提供一種半導體結(jié)構(gòu)，參考圖10，所述半導體結(jié)構(gòu)包括：

基底100以及位于基底100表面的第一介質(zhì)層102；

位于所述第一介質(zhì)層102內(nèi)且貫穿所述第一介質(zhì)層102的開口；

填充滿所述開口的第一金屬層108、以及位于第一金屬層108頂部表面的第二金屬層109，且所述第二金屬層109覆蓋第一介質(zhì)層102部分頂部表面；

位于所述第二金屬層109側(cè)壁表面的第一石墨烯層110；

位于所述第二金屬層109頂部表面的第二石墨烯層112；

位于所述第一石墨烯層110側(cè)壁表面以及第一介質(zhì)層102頂部表面的第二介質(zhì)層111。

以下將對本實施例提供的半導體結(jié)構(gòu)作詳細說明。

所述基底100的材料為硅、鍺、鍺化硅、碳化硅或砷化鎵。本實施例中，所述基底100為硅基底。

所述基底100內(nèi)還形成有若干底層金屬層101，且所述基底100暴露出底層金屬層101頂部表面。本實施例中，所述底層金屬層101頂部與基底100頂部齊平。在其他實施例中，所述底層金屬層頂部還能夠高于基底頂部。

所述第一介質(zhì)層102的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料；貫穿所述第一介質(zhì)層102的開口暴露出底層金屬層101頂部表面，因此位于開口內(nèi)的第一金屬層108與底層金屬層101電連接。

所述第二介質(zhì)層111的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料。

本實施例中，所述第一金屬層108的材料為銅，所述第二金屬層109的材料為銅。所述第一石墨烯層110的厚度為1埃至100埃；所述第二石墨烯層112的厚度為1埃至100埃。

本實施例中，所述第二石墨烯層112除位于第二金屬層109頂部表面外，還位于第一石墨烯層110頂部表面。

所述第一石墨烯層110的材料為石墨烯，第二石墨烯層112的材料為石墨烯，石墨烯具有電阻率低的優(yōu)點，在第二金屬層109頂部表面形成有第二石墨烯層112，在第二金屬層109側(cè)壁表面形成有第一石墨烯層110，能夠降 低半導體結(jié)構(gòu)的電阻，且第二金屬層109的導熱性增強，因此本實施例提供的半導體結(jié)構(gòu)的導熱性還能夠得到改善。

本發(fā)明另一實施例還提供一種半導體結(jié)構(gòu)的形成方法，圖11至圖15為本發(fā)明另一實施例提供的半導體結(jié)構(gòu)形成過程的剖面結(jié)構(gòu)示意圖。

參考圖11，提供基底200以及位于基底200表面的第二介質(zhì)層202；圖形化所述第一介質(zhì)層202，形成貫穿所述第一介質(zhì)層202的開口；形成填充滿所述開口的第一金屬層208、以及位于第一金屬層208頂部表面的第二金屬層209，且所述第二金屬層209覆蓋第一介質(zhì)層202部分頂部表面。

本實施例中，所述基底200內(nèi)還形成有底層金屬層201。

在一個實施例中，形成所述第一金屬層208和第二金屬層209的工藝步驟包括：形成填充滿開口的金屬膜，且所述金屬膜還覆蓋于第一介質(zhì)層202頂部表面；對所述金屬膜頂部表面進行平坦化處理；圖形化所述平坦化處理后的金屬膜，形成位于開口內(nèi)的第一金屬層208、以及位于第一金屬層208頂部表面的所述第二金屬層209。

有關(guān)基底200、底層金屬層201、第一介質(zhì)層202、第一金屬層208以及第二金屬層209的描述可參考前述實施例的說明，在此不再贅述。

參考圖12，在所述第二金屬層209頂部表面和側(cè)壁表面形成石墨烯層210。

本實施例中，采用激光直寫技術(shù)形成所述石墨烯層210，工藝參數(shù)包括：激光功率為5毫瓦至500毫瓦，直寫速率為100微米每秒至1000微米每秒。

本實施例中，所述石墨烯層210的厚度為1埃至100埃。

本實施例中，還包括步驟：采用AuCl₃對所述石墨烯層210進行摻雜處理，以減少石墨烯層210內(nèi)的晶格缺陷，進一步降低石墨烯層210材料的電阻率，從而進一步減小半導體結(jié)構(gòu)的電阻。

參考圖13，在所述石墨烯層210頂部表面和側(cè)壁表面、以及所述第一介質(zhì)層202頂部表面形成第二介質(zhì)層211。

所述第二介質(zhì)層211的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料。 本實施例中，所述第二介質(zhì)層211的材料為氧化硅，采用旋轉(zhuǎn)涂覆工藝形成所述第二介質(zhì)層211。

參考圖14，在所述第二介質(zhì)層211表面形成圖形層212，所述圖形層212內(nèi)形成有凹槽213。

所述凹槽213定義出后續(xù)形成的溝槽的位置和尺寸。所述凹槽213位于第二金屬層209的上方，從而使得后續(xù)形成的溝槽能夠?qū)⑽挥诘诙饘賹?09頂部的石墨烯層210暴露出來。本實施例中，所述圖形層212的材料為光刻膠。在其他實施例中，所述圖形層的材料還能夠為金屬掩膜材料或介質(zhì)掩膜材料。

參考15，以所述圖形層212(參考圖14)為掩膜，刻蝕所述第二介質(zhì)層211，形成貫穿所述第二介質(zhì)層211的溝槽214，且所述溝槽214底部暴露出石墨烯層210頂部表面。

本實施例中，以所述圖形層212為掩膜，對所述凹槽213(參考圖14)暴露出的第二介質(zhì)層211進行刻蝕，形成貫穿所述第二介質(zhì)層211的溝槽214。所述溝槽214暴露出石墨烯層210頂部表面，從而使第二金屬層209與外部電路或其他金屬層電連接。

本實施例中，由于第二金屬層209頂部表面和側(cè)壁表面形成有石墨烯層210，使得半導體結(jié)構(gòu)的電阻降低，且半導體結(jié)構(gòu)的導熱性得到提高，從而優(yōu)化半導體結(jié)構(gòu)的電學性能。

同時，本實施例中形成的第二金屬層209的材料晶粒尺寸較大且晶粒界面少，使得第二金屬層209中晶粒界面散射弱，因此第二金屬層209具有較低的電阻率，從而進一步降低半導體結(jié)構(gòu)的電阻，進一步優(yōu)化半導體結(jié)構(gòu)的電學性能。

相應的，本實施例還提供一種半導體結(jié)構(gòu)，圖15為本實施例提供的半導體結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，包括:

基底200以及位于所述基底200表面的第一介質(zhì)層202；

位于所述第一介質(zhì)層202內(nèi)且貫穿所述第一介質(zhì)層202的開口；

填充滿所述開口的第一金屬層208、以及位于第一金屬層208頂部表面的第二金屬層209，且所述第二金屬層209覆蓋第一介質(zhì)層202部分頂部表面；

位于所述第二金屬層209頂部表面和側(cè)壁表面的石墨烯層210；

位于所述石墨烯層210頂部表面和側(cè)壁表面、以及所述第一介質(zhì)層202頂部表面的第二介質(zhì)層211；

位于所述第二介質(zhì)層211內(nèi)且貫穿所述第二介質(zhì)層211的溝槽214，且所述溝槽214底部暴露出石墨烯層210頂部表面。

以下將對本實施例提供的半導體結(jié)構(gòu)作詳細說明。

所述基底200的材料為硅、鍺、鍺化硅、碳化硅或砷化鎵。本實施例中，所述基底200為硅基底。

所述基底200內(nèi)還形成有若干底層金屬層201，且所述基底200暴露出底層金屬層201頂部表面。本實施例中，所述底層金屬層201頂部與基底200頂部齊平。在其他實施例中，所述底層金屬層頂部還能夠高于基底頂部。

所述第一介質(zhì)層202的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料；貫穿所述第一介質(zhì)層202的開口暴露出底層金屬層201頂部表面，因此位于開口內(nèi)的第一金屬層208與底層金屬層201電連接。

所述石墨烯層210的材料為石墨烯，厚度為1埃至100埃。

所述第二介質(zhì)層211的材料為氧化硅、低k介質(zhì)材料或超低k介質(zhì)材料。貫穿所述第二介質(zhì)層211的溝槽214底部暴露出石墨烯層210頂部表面，通過石墨烯層210將第二金屬層209與外部結(jié)構(gòu)電連接。

本實施例中，由于第二金屬層209頂部表面和側(cè)壁表面形成有石墨烯層210，使得半導體結(jié)構(gòu)的電阻降低，且半導體結(jié)構(gòu)的導熱性能得到改善，從而優(yōu)化半導體結(jié)構(gòu)的電學性能。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權(quán)利要求所限定的范圍為準。