本發(fā)明的實(shí)施例涉及集成電路結(jié)構(gòu)及其形成方法。

背景技術(shù)：

在半導(dǎo)體晶圓上形成諸如晶體管的集成電路器件。該器件通過金屬線和通孔互連以形成功能電路，其中，在后段制程工藝中形成金屬線和通孔。為了減小金屬線和通孔的寄生電容，在低k介電層中形成金屬線和通孔。

在低k介電層中的金屬線和通孔的形成中，首先蝕刻低k介電層以形成溝槽和通孔開口。低k介電層的蝕刻可以涉及在低k介電材料上方形成圖案化的硬掩模，并且使用圖案化的硬掩模作為蝕刻掩模以形成溝槽。同樣形成與溝槽基本對(duì)準(zhǔn)的通孔開口。之后，用可以包括銅的金屬化材料填充溝槽和通孔開口。之后，實(shí)施化學(xué)機(jī)械拋光(cmp)以去除低k介電層上方的金屬化材料的過量部分。金屬化材料的剩余部分是金屬線或通孔。

傳統(tǒng)的通孔可能遭受變形，尤其當(dāng)金屬線和通孔的寬度非常小時(shí)。例如，略低于通孔與上面的金屬線連接的位置的通孔的上部可能遭受扭結(jié)，這部分將比位于相應(yīng)的通孔的上面和下面部分更窄。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種集成電路結(jié)構(gòu)，包括：第一低k介電層，具有第一k值；第二低k介電層，位于所述第一低k介電層上面，具有小于所述第一k值的第二k值；以及雙鑲嵌結(jié)構(gòu)，包括：通孔，具有位于所述第一低k介電層中的部分；和金屬線，位于所述通孔上方并且連接至所述通孔，其中，所述金屬線包括位于所述第二低k介電層中的部分。

本發(fā)明的另一實(shí)施例提供了一種集成電路結(jié)構(gòu)，包括：第一低k介電層，具有第一k值；過渡層，位于所述第一低k介電層上面并且接觸所述第一低k介電層，其中，所述過渡層具有低于所述第一k值的第二k值；第二低k介電層，位于所述過渡層上面并且接觸所述過渡層，其中，所述第二低k介電層具有低于所述第二k值的第三k值；以及雙鑲嵌結(jié)構(gòu)，包括：通孔，包括位于所述第一低k介電層中的第一部分；和金屬線，位于所述通孔上方并且連接至所述通孔，其中，所述金屬線從所述第二低k介電層的頂面延伸至底面。

本發(fā)明的又一實(shí)施例提供了一種形成集成電路結(jié)構(gòu)的方法，包括：沉積具有第一k值的第一低k介電層；沉積位于所述第一低k介電層上面并且接觸所述第一低k介電層的過渡層，其中，所述過渡層具有低于所述第一k值的第二k值；沉積位于所述過渡層上面并且接觸所述過渡層的第二低k介電層，其中，所述第二低k介電層具有低于所述第二k值的第三k值；實(shí)施第一蝕刻步驟以蝕刻所述第二低k介電層直至暴露所述過渡層以形成溝槽；實(shí)施第二蝕刻步驟以在所述溝槽下面形成連接至所述溝槽的通孔開口，其中，蝕刻所述第一低k介電層；以及填充所述溝槽和所述通孔開口以在所述溝槽中形成金屬線和在所述通孔開口中形成通孔。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該指出，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1至圖11示出了根據(jù)一些實(shí)施例的互連結(jié)構(gòu)的形成中的中間階段的截面圖。

圖12示出了根據(jù)一些實(shí)施例的用于形成互連結(jié)構(gòu)的工藝流程。

圖13示出了根據(jù)一些實(shí)施例的位于互連結(jié)構(gòu)下面的finfet。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)例。此外，本發(fā)明可在各個(gè)實(shí)施例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對(duì)術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。

根據(jù)各個(gè)示例性實(shí)施例提供了集成電路的互連結(jié)構(gòu)及其形成方法。示出了形成互連結(jié)構(gòu)的中間階段。討論了變化的實(shí)施例。貫穿各個(gè)視圖和各個(gè)實(shí)施例，相同的標(biāo)號(hào)可以用于指定相同的元件。

圖1至圖11示出了根據(jù)一些實(shí)施例的集成電路的互連結(jié)構(gòu)的形成中的中間階段的截面圖。在圖1至圖11中所示的步驟也在圖12中的工藝流程200中示出。

圖1示出了晶圓100，該晶圓100包括半導(dǎo)體襯底20和在半導(dǎo)體襯底20上方形成的部件。根據(jù)本發(fā)明的一些實(shí)施例，半導(dǎo)體襯底20包括晶體硅、晶體鍺、硅鍺、諸如gaasp、alinas、algaas、gainas、gainp、gainasp的iii-v化合物半導(dǎo)體等。半導(dǎo)體襯底20也可以是塊狀硅襯底或絕緣體上硅(soi)襯底。

根據(jù)本發(fā)明的一些實(shí)施例，晶圓100用于形成器件管芯。在這些實(shí)施例中，在半導(dǎo)體襯底20的頂面上形成集成電路器件22。示例性集成電路器件22可以包括互補(bǔ)金屬氧化物半導(dǎo)體(cmos)晶體管、電阻器、電容器、二極管等。集成電路器件22的細(xì)節(jié)不在此處示出。根據(jù)可選實(shí)施例，晶圓100用于形成插入器。在這些實(shí)施例中，沒有在襯底20上形成諸如晶體管和二極管的有源器件。在晶圓100中可能(或可能未)形成有諸如電容器、電阻器、電感器等的無源器件。襯底200也可以是實(shí)施例中的介電襯底，其中，晶圓100是插入式晶圓。此外，可以形成貫通孔(未示出)以穿透襯底20以互連襯底20的相對(duì)側(cè)上的組件。

層間電介質(zhì)(ild)24形成在半導(dǎo)體襯底20上方并且填充集成電路器件22中的晶體管的柵極堆疊件(未示出)之間的間隔。根據(jù)一些示例性實(shí)施例，ild24包括磷硅酸鹽玻璃(psg)、硼硅酸鹽玻璃(bsg)、硼摻雜的磷硅酸鹽玻璃(bpsg)、氟摻雜的硅酸鹽玻璃(fsg)、正硅酸乙酯(teos)等?？梢允褂眯?、可流動(dòng)化學(xué)汽相沉積(fcvd)等形成ild24。根據(jù)本發(fā)明的可選實(shí)施例，使用諸如等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)、低壓化學(xué)汽相沉積(lpcvd)等的沉積方法形成ild24。

同樣如圖1所示，如果有的話，在ild24和集成電路器件22上方形成蝕刻停止層26。蝕刻停止層26可以包括碳化硅、氮化硅、氮氧化硅、碳氮化硅等。蝕刻停止層26由相對(duì)于上面的介電層30具有高蝕刻選擇性的材料形成，并且因此蝕刻停止層26可以用于停止介電層30的蝕刻。

接觸插塞28形成在ild24中并且用于電連接至集成電路器件22。例如，接觸插塞28可以包括連接至集成電路器件22中的晶體管的柵電極(未示出)的柵極接觸插塞以及電連接至晶體管的源極/漏極區(qū)域的源極/漏極接觸插塞。根據(jù)本發(fā)明的一些實(shí)施例，接觸插塞28由從鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、它們的合金和/或它們的多層中選擇的材料形成。接觸插塞28的形成可以包括蝕刻ild24以形成接觸開口、將導(dǎo)電材料填充至接觸開口直至導(dǎo)電材料填充整個(gè)接觸開口，并且實(shí)施平坦化(諸如化學(xué)機(jī)械拋光(cmp))以使接觸插塞28的頂面與ild24的頂面水平。

在圖1中還示出了介電層30，該介電層30在下文中有時(shí)稱為金屬間介電(imd)層30。根據(jù)本發(fā)明的一些實(shí)施例，介電層30由具有低于約3.0、約2.5或甚至更低的介電常數(shù)(k值)的低k介電材料形成。介電層30可以包括blackdiamond(應(yīng)用材料公司的注冊(cè)商標(biāo))、含氧和/或含碳低k介電材料、氫倍半硅氧烷(hsq)、甲基倍半硅氧烷(msq)等。

在imd30中形成導(dǎo)線32。根據(jù)一些實(shí)施例，導(dǎo)線32包括擴(kuò)散阻擋層34和位于擴(kuò)散阻擋層34上方的含銅材料36。擴(kuò)散阻擋層34可以包括鈦、氮化鈦、鉭、氮化鉭等，并且具有防止含銅材料36中的銅擴(kuò)散至imd30的功能。導(dǎo)線32在下文中稱作金屬線32。

根據(jù)本發(fā)明的一些實(shí)施例，在金屬線32上方形成金屬蓋38。貫穿描述，金屬蓋38也可以被視為部分金屬線32。在一些實(shí)施例中，金屬蓋38包括鈷(co)、cowp、cob、鎢(w)、鉭(ta)、鎳(ni)、鉬(mo)、鈦(ti)、鐵(fe)或它們的合金。在晶圓100浸在鍍?nèi)芤浩陂g，可以選擇性地使用電化學(xué)鍍(ecp)或化學(xué)鍍形成金屬蓋38。根據(jù)本發(fā)明的可選實(shí)施例，在金屬線32和介電層30上毯狀形成金屬蓋38，隨后通過蝕刻工藝去除不期望的部分。圖1示出了位于底金屬層中的金屬線32，底金屬層是直接位于接觸插塞28上方的金屬層。示出的金屬線32也可以代表位于底金屬層上方的任何金屬層中的金屬線。

圖2至圖9示出了根據(jù)本發(fā)明的一些實(shí)施例的雙鑲嵌工藝中的中間階段的截面圖。參照?qǐng)D2，形成蝕刻停止層40和低k介電層42、44和48。根據(jù)一些實(shí)施例，由碳化硅、氮化硅、氮氧化硅、碳氮化硅等形成蝕刻停止層40。蝕刻停止層40與金屬蓋38和介電層30接觸。

在蝕刻停止層40上方形成低k介電層42。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟202。低k介電層42可以由從用于形成介電層30的相同的候選材料中選擇的材料形成。例如，低k介電層42可以由含氧和/或含碳的介電材料、blackdiamond、hsq、msq等形成。根據(jù)一些示例性實(shí)施例，sico形成了低k介電層42。低k介電層42的示例性組分具有介于約40％和約50％之間的氧原子百分比、介于約10％和約20％之間的碳原子百分比以及介于約30％和約40％之間的硅原子百分比。

低k介電層42也可以具有介于約2.8和約3.5之間的低介電常數(shù)(低k值)。低k介電層42的厚度t1可以介于約和約之間的范圍內(nèi)。應(yīng)該注意，貫穿描述列舉的值為實(shí)例，并且可以改變?yōu)椴煌闹怠?/p>

過渡低k介電層44形成在低k介電層42的頂面上方并且接觸低k介電層42的頂面。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟204。過渡低k介電層44的k值低于低k介電層42的k值。低k介電層44的k值低于低k介電層42的k值的差δk大于約0.1或高于約0.2。k值差δk可以介于約0.1和約0.8之間的范圍。根據(jù)本發(fā)明的一些實(shí)施例，低k介電層44的k值介于約2.6和約2.8之間。

低k介電層44可以由從用于形成低k介電層42的相同的候選材料中選擇的材料形成。例如，低k介電層42可以由含氧和/或含碳的介電材料、blackdiamond、hsq、msq等形成。根據(jù)一些示例性實(shí)施例，sico形成了低k介電層44。低k介電層44的示例性組分具有介于約40％和約50％之間的氧原子百分比、介于約10％和約16％之間的碳原子百分比以及介于約30％和約40％之間的硅原子百分比。根據(jù)本發(fā)明的一些實(shí)施例，低k介電層44的厚度t2介于約和約之間的范圍。

低k介電層48形成在過渡低k介電層44的頂面上方并且接觸低k介電層44的頂面。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟206。過渡低k介電層48的k值進(jìn)一步低于低k介電層44的k值。低k介電層48的k值低于低k介電層44的k值的差δk’大于約0.1。k值差δk’可以介于約0.1和約0.3之間的范圍。根據(jù)本發(fā)明的一些實(shí)施例，低k介電層48的k值介于約2.4和約2.6之間。

低k介電層48可以由從用于形成低k介電層44的相同的候選材料中選擇的材料形成。例如，低k介電層48可以由含氧和/或含碳的介電材料、blackdiamond、hsq、msq等形成。根據(jù)一些示例性實(shí)施例，sico形成了低k介電層48。低k介電層48的示例性組分具有介于約40％和約50％之間的氧原子百分比、介于約10％和約15％之間的碳原子百分比以及介于約35％和約45％之間的硅原子百分比。根據(jù)本發(fā)明的一些實(shí)施例，低k介電層48的厚度t3介于約和約之間的范圍。

低k介電層42、44和48具有越來越低的k值。層42和44的組合也稱為層46，層46具有比低k介電層48更高的k值。低k介電層42、44和48越來越多孔，其中，低k介電層44比低k介電層42更多孔，并且低k介電層48比低k介電層44更多孔。其中，低k介電層44具有介于低k介電層42和48的k值和密度之間的k值和密度，低k介電層44稱為過渡層。使層44比層48更致密具有減小通孔中變形的效果，這將在隨后的段落中討論。兩個(gè)k值的差δk’(低k介電層48和低k介電層44的k值之間)和介電層44的厚度t2影響減小通孔變形的效果。例如，k值的差δk’和厚度t2需要足夠大從而可以消除通孔開口58(圖7)和相應(yīng)的通孔64(圖11)中的變形82。如果k值的差δk’或厚度t2的一個(gè)太小，則減小通孔變形的效果犧牲或消失。

根據(jù)一些示例性實(shí)施例，整個(gè)低k介電層44具有均勻或基本均勻的k值(例如，具有小于約0.05的改變)。在低k介電層44和低k介電層42之間的界面處，存在k值的突變。在低k介電層44和低k介電層48之間的界面處，存在k值的突變。根據(jù)可選實(shí)施例，低k介電層44具有漸變值，其中，低k介電層44的上部比相應(yīng)的下部具有越來越低的k值。低k介電層44的k值也可以是分段的以包括多個(gè)子層，其中，每個(gè)子層均具有均勻的k值。上部子層具有比相應(yīng)的下部子層更低的k值。根據(jù)這些實(shí)施例，低k介電層44和低k介電層42之間的界面處可以有或可以沒有k值的突變。低k介電層44和低k介電層48之間的界面處可以有或可以沒有k值的突變。低k介電層44中的改變也可以是連續(xù)的，在低k介電層44的相鄰的部分之間沒有k值和密度的突變。

根據(jù)本發(fā)明的一些實(shí)施例，每個(gè)低k介電層42、44和48的形成均包括沉積含致孔劑的介電基材料(諸如sioc)和致孔劑。低k介電層42、44和48的形成可以在相同的工藝室中實(shí)施，其中，用于形成層42、44和48的基材料的前體可以彼此類似。例如，層42、44和48的形成可以使用相同的前體，并且用于形成層42的工藝可以在沒有打破相應(yīng)室的真空的情況下，通過調(diào)整前體的量(諸如流量)過渡至層44(和48)的形成。層42、44和48可以具有相同的元素(諸如si、o和c)，并且元素的百分比可以彼此基本相等(例如，相應(yīng)值的差小于約5％)。然而，形成低k介電層44時(shí)引入的致孔劑多于形成低k介電層42時(shí)引入的致孔劑，并且形成低k介電層48時(shí)引入的致孔劑進(jìn)一步多于形成低k介電層44時(shí)引入的致孔劑。為了獲得過渡層44中連續(xù)改變的k值和孔隙率，可以隨著層44的沉積的進(jìn)行連續(xù)地調(diào)整前體。

通過驅(qū)趕層42、44和48中的致孔劑，剩余的低k介電層42、44和48變成多孔的并且具有低k值?？梢栽谙嗤臒峁袒に囍序?qū)趕低k介電層42、44和48中的致孔劑。可選地，每個(gè)層42、44和48的形成之后進(jìn)行固化工藝以用于驅(qū)趕致孔劑。在產(chǎn)生的結(jié)構(gòu)中，除了孔隙率不同之外(其中，層48具有最高的孔隙率，并且層42具有最低的孔隙率)，層42、44和48的組分彼此本質(zhì)相同(或彼此略不同)。

根據(jù)一些實(shí)施例，而不是形成具有不同k值的低k介電層42和過渡層44，形成了單個(gè)低k介電層46，其中，在形成層42和46的相同位置處形成單個(gè)低k介電層46。低k介電層46是均質(zhì)材料，具有均勻的k值并且具有均勻的組分。或者說，這個(gè)實(shí)施例可以被視為消除過渡層44，并且低k介電層42接觸上面的低k介電層48。整個(gè)低k介電層46可以具有與先前實(shí)施例中的層42相同的性質(zhì)。例如，低k介電層46的示例性組分可以包括介于約40％和約50％之間的氧原子百分比、介于約10％和約20％之間的碳原子百分比以及介于約30％和約40％之間的硅原子百分比。這些實(shí)施例中的低k介電層46也可以具有介于約2.8和約3.5之間的低k值。

參照?qǐng)D3，光刻膠50施加在低k介電層48上方，并且在光刻工藝中圖案化。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟208。下一步，如圖4所示，使用圖案化的光刻膠50作為蝕刻掩模，蝕刻低k介電層48，并且因此形成了溝槽52a和52b。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟210。根據(jù)一些實(shí)施例，使用時(shí)間模式實(shí)施蝕刻，從而控制蝕刻停止在低k介電層44的頂面上。

根據(jù)本發(fā)明的一些實(shí)施例，溝槽52a和52b停止在低k介電層44的頂面上。根據(jù)可選實(shí)施例，溝槽52a和52b延伸至低k介電層44，并且停止在低k介電層44的頂面和底面之間的中間水平。根據(jù)本發(fā)明的又一可選實(shí)施例，溝槽52a和52b穿透低k介電層44，并且停止在低k介電層42的頂面或延伸至低k介電層42。根據(jù)各個(gè)實(shí)施例，虛線54示意性地示出了溝槽52a和52b的底面的位置。在蝕刻之后，去除光刻膠50。

參照?qǐng)D5，光刻膠56施加在低k介電層48上方并且延伸至溝槽52a和52b。在光刻工藝中圖案化光刻膠56。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟212。下一步，如圖6所示，使用圖案化的光刻膠56作為蝕刻掩模，蝕刻低k介電層44和42，并且因此形成通孔開口58。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟214。之后，蝕刻蝕刻停止層40，暴露諸如金屬蓋38的下面的導(dǎo)電材料。在隨后的步驟中，例如，在灰化步驟中，去除光刻膠56，產(chǎn)生了如圖7所示的結(jié)構(gòu)。

圖8和圖9示出了通孔64和導(dǎo)線66(包括66a和66b)的形成。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟216。參照?qǐng)D8，沉積擴(kuò)散阻擋層60，并且在擴(kuò)散阻擋層60上方形成含銅材料62。擴(kuò)散阻擋層60可以包括鈦、氮化鈦、鉭、氮化鉭等。含銅材料62可以包括銅或銅合金。

在隨后的步驟中，如圖9所示，實(shí)施諸如cmp的平坦化以去除擴(kuò)散阻擋層60和含銅材料62的過量部分。擴(kuò)散阻擋層60和含銅材料62的剩余部分形成了通孔64和金屬線66a和66b。金屬線66a和66b的底面可以處于多個(gè)可能的水平的一個(gè)，例如，基本與過渡低k介電層44的頂面齊平?？蛇x地，如虛線54所示，金屬線66a和66b的底面可以在過渡低k介電層44的頂面和底面之間、處于低k介電層42的頂面或延伸至低k介電層42。

圖10和圖11示出了位于低k介電層48上方的額外的低k介電層、金屬線和通孔的形成。相應(yīng)的步驟示出為圖12中示出的工藝流程中的步驟218。例如，如圖10所示，沉積蝕刻停止層68，隨后是低k介電層70、72(或?qū)?4)和76的形成。層68、70、72和76的材料、性質(zhì)和形成工藝可以分別與層40、42、44和48本質(zhì)上相同，并且因此不在此處重復(fù)細(xì)節(jié)。在隨后的步驟中，如圖11所示，分別類似于通孔64和金屬線66的形成，形成通孔78和金屬線80.

根據(jù)一些實(shí)施例，在致密低k介電層70和更多孔的低k介電層76之間形成過渡層的低k介電層72。根據(jù)可選實(shí)施例，沒有形成低k介電層72，并且多孔低k介電層76直接接觸致密低k介電層70。

根據(jù)本發(fā)明的一些實(shí)施例，可以在各個(gè)類型的器件上方形成雙鑲嵌結(jié)構(gòu)，并且該雙鑲嵌結(jié)構(gòu)電連接至各個(gè)類型的器件，各個(gè)類型的器件包括但是不限于平面場(chǎng)效應(yīng)晶體管(fet)、鰭式場(chǎng)效應(yīng)晶體管(finfet)、電阻器、電容器等。例如，圖13示出了示出介電層46的截面圖，其中，通孔64的位置為形成在finfet94(如圖11所示的部分集成電路器件22)上方。

根據(jù)本發(fā)明的一些實(shí)施例，finfet78包括半導(dǎo)體鰭81、柵極電介質(zhì)83和柵電極84。半導(dǎo)體鰭81位于鄰近的淺溝槽隔離(sti)區(qū)域92的頂面上方。sti區(qū)域92也可以包括形成具有示出的部分的環(huán)的一些部分(未示出)。未示出的部分與示出的部分不在相同的平面，并且由于它們與半導(dǎo)體鰭81的示出的部分不在相同的平面，因此未示出。

柵極電介質(zhì)83和柵電極84位于柵極電介質(zhì)83和柵電極84的中間部分的側(cè)壁和頂面上。源極和漏極區(qū)域86位于柵極電介質(zhì)83和柵電極84的相對(duì)側(cè)上。源極/漏極硅化物區(qū)域88位于源極和漏極區(qū)域86的表面上。接觸插塞28形成為連接至源極/漏極硅化物區(qū)域88，并且電連接至柵電極84。

本發(fā)明的實(shí)施例具有一些優(yōu)勢(shì)特性。通過形成比上面的更多孔的低k介電層更致密的致密低k層，消除或減小了通孔的變形。例如，圖7示出了示例性變形，其中，當(dāng)變形發(fā)生時(shí)，線82代表了通孔開口58的側(cè)壁?？梢钥闯觯?dāng)變形發(fā)生時(shí)，通孔開口的上部可以比上面的部分和下面的部分更窄。該變形產(chǎn)生擴(kuò)散阻擋層(諸如圖8中的60)的形成中的困難，并且難以形成具有均勻厚度的擴(kuò)散阻擋層。實(shí)驗(yàn)表明，通過形成位于更多孔的低k介電層下面的致密低k介電層，并且通過允許部分通孔很可能具有位于致密低k介電層的頂部的變形，可以消除或至少減小該變形。

根據(jù)本發(fā)明的一些實(shí)施例，集成電路結(jié)構(gòu)包括具有第一k值的第一低k介電層以及具有低于第一k值的第二k值的第二低k介電層。第二低k介電層位于第一低k介電層上面。雙鑲嵌結(jié)構(gòu)包括具有位于第一低k介電層中的部分的通孔，以及位于通孔上方并且連接至通孔的金屬線。該金屬線包括位于第二低k介電層中的部分。

在上述集成電路結(jié)構(gòu)中，還包括位于所述第一低k介電層上面和位于所述第二低k介電層下面的過渡層，其中，所述過渡層具有低于所述第一k值并且高于所述第二k值的第三k值。

在上述集成電路結(jié)構(gòu)中，還包括位于所述第一低k介電層上面和位于所述第二低k介電層下面的過渡層，其中，所述過渡層具有低于所述第一k值并且高于所述第二k值的第三k值，其中，所述金屬線具有與所述過渡層的頂面齊平的底面。

在上述集成電路結(jié)構(gòu)中，還包括位于所述第一低k介電層上面和位于所述第二低k介電層下面的過渡層，其中，所述過渡層具有低于所述第一k值并且高于所述第二k值的第三k值，其中，所述金屬線具有處于所述過渡層的的頂面和底面之間的中間水平的底面。

在上述集成電路結(jié)構(gòu)中，還包括位于所述第一低k介電層上面和位于所述第二低k介電層下面的過渡層，其中，所述過渡層具有低于所述第一k值并且高于所述第二k值的第三k值，其中，所述過渡層具有漸變的k值，其中，上部具有比相應(yīng)的下部更低的k值。

在上述集成電路結(jié)構(gòu)中，還包括位于所述第一低k介電層上面和位于所述第二低k介電層下面的過渡層，其中，所述過渡層具有低于所述第一k值并且高于所述第二k值的第三k值，其中，所述第二k值和所述第三k值之間的差高于0.1。

在上述集成電路結(jié)構(gòu)中，其中，所述第一k值和所述第二k值之間的差高于0.1。

在上述集成電路結(jié)構(gòu)中，其中，所述金屬線具有與所述第一低k介電層的頂面齊平的底面。

在上述集成電路結(jié)構(gòu)中，其中，所述第一低k介電層和所述第二低k介電層的每個(gè)均具有均勻的k值。

根據(jù)本發(fā)明的一些實(shí)施例，集成電路結(jié)構(gòu)包括具有第一k值的第一低k介電層、位于第一低k介電層上面并且接觸第一低k介電層的過渡層以及位于過渡層上面并且接觸過渡層的第二低k介電層。該過渡層具有低于第一k值的第二k值。第二低k介電層具有低于第二k值的第三k值。雙鑲嵌結(jié)構(gòu)包括具有位于第一低k介電層中的部分的通孔以及位于通孔上方并且連接至通孔的金屬線，其中，該金屬線從第二低k介電層的頂面延伸至底面。

在上述集成電路結(jié)構(gòu)中，其中，所述通孔還包括位于所述過渡層中的第二部分。

在上述集成電路結(jié)構(gòu)中，其中，所述通孔還包括位于所述過渡層中的第二部分，所述通孔穿透所述過渡層。

在上述集成電路結(jié)構(gòu)中，其中，所述金屬線還包括位于所述過渡層中的第二部分。

在上述集成電路結(jié)構(gòu)中，其中，所述金屬線還包括位于所述過渡層中的第二部分，所述金屬線穿透所述過渡層。

在上述集成電路結(jié)構(gòu)中，其中，所述第一低k介電層、所述過渡層和所述第二低k介電層包括相同的元素，并且所述第一低k介電層、所述過渡層和所述第二低k介電層中的所述元素的百分比彼此相等。

在上述集成電路結(jié)構(gòu)中，其中，所述第一低k介電層、所述過渡層和所述第二低k介電層包括相同的元素，并且所述第一低k介電層、所述過渡層和所述第二低k介電層中的所述元素的百分比彼此相等，所述第一低k介電層具有第一孔隙率，所述過渡層具有高于所述第一孔隙率的第二孔隙率，并且所述第二低k介電層具有高于所述第二孔隙率的第三孔隙率。根據(jù)本發(fā)明的一些實(shí)施例，方法包括沉積具有第一k值的第一低k介電層，沉積位于第一低k介電層上面并且接觸第一低k介電層的過渡層，以及沉積位于過渡層上面并且接觸過渡層的第二低k介電層。該過渡層具有低于第一k值的第二k值。第二低k介電層具有低于第二k值的第三k值。該方法還包括實(shí)施第一蝕刻步驟以蝕刻第二低k介電層直至暴露過渡層以形成溝槽，實(shí)施第二蝕刻步驟以形成位于溝槽下面并且連接至溝槽的通孔開口，其中，蝕刻第一低k介電層，并且填充溝槽和通孔開口以在溝槽中形成金屬線和在通孔開口中形成通孔。

在上述方法中，其中，所述第一蝕刻步驟停止在所述過渡層的頂面上。

在上述方法中，其中，用相同類型的前體，用彼此不同的致孔劑的量實(shí)施沉積所述第一低k介電層、所述過渡層和所述第二低k介電層。

在上述方法中，其中，所述過渡層的所述第二k值高于所述第二低k介電層的所述第三k值的差大于0.1。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)施與本人所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。