本發(fā)明構(gòu)思的示例實施方式涉及半導(dǎo)體器件，具體地，涉及半導(dǎo)體存儲器件。

背景技術(shù)：

半導(dǎo)體器件的高集成度被期望以滿足消費者對于優(yōu)異性能和低廉價格的需求。在半導(dǎo)體存儲器件的情形下，其集成度是確定產(chǎn)品價格的重要因素。在典型的二維半導(dǎo)體存儲器件的情形下，因為其集成度主要由單位存儲單元占據(jù)的面積確定，所以集成度大大受精細(xì)圖案形成技術(shù)的水平影響。然而，使用極其昂貴的工藝設(shè)備來提高圖案精細(xì)度對提高二維半導(dǎo)體存儲器件的集成度設(shè)定了實際限制。

技術(shù)實現(xiàn)要素：

本發(fā)明構(gòu)思的示例實施方式提供一種具有高集成密度和高運行速度的半導(dǎo)體器件。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件可以包括：基板；在基板上的電極結(jié)構(gòu)，該電極結(jié)構(gòu)包括層疊在基板上且平行于第一方向延伸的電極；以及穿透電極結(jié)構(gòu)的多個垂直圖案。該垂直圖案可以包括在第一方向上布置的第一垂直圖案、在第一方向上布置的第二垂直圖案以及在第一方向上布置的第三垂直圖案。第二垂直圖案在交叉第一方向的第二方向上與第一垂直圖案相鄰并且與第一垂直圖案間隔開。第三垂直圖案在第二方向上與第二垂直圖案相鄰并且與第二垂直圖案間隔開。第一和第二垂直圖案可以布置為使得第一和第二垂直圖案當(dāng)中的三個最相鄰的垂直圖案的中心位于正三角形的頂點，第二和第三垂直圖案布置為使得第二和第三垂直圖案當(dāng)中的三個最相鄰的垂直圖案的中心位于不等邊三角形的頂點。

在示例實施方式中，第二垂直圖案在第一方向上從第一垂直圖案偏移的距離可以不同于第三垂直圖案在第一方向上從第二垂直圖案偏移的距離。

在示例實施方式中，垂直圖案還可以包括在第一方向上布置的第四垂直圖案。第四垂直圖案可以與第三垂直圖案相鄰。第四垂直圖案可以在第二方向上與第三垂直圖案間隔開。第三和第四垂直圖案可以布置為使得第三和第四垂直圖案當(dāng)中的三個最相鄰的垂直圖案的中心位于第二正三角形的頂點。

在示例實施方式中，垂直圖案還可以包括在第一方向上布置的、與第四垂直圖案相鄰且在第二方向上與第四垂直圖案間隔開的虛設(shè)垂直圖案。第四垂直圖案和虛設(shè)垂直圖案可以布置為使得第四垂直圖案和虛設(shè)垂直圖案當(dāng)中的三個最相鄰的垂直圖案的中心位于第三正三角形的頂點。

在示例實施方式中，垂直圖案還可以包括分別與第一垂直圖案、第二垂直圖案、第三垂直圖案和第四垂直圖案關(guān)于虛設(shè)垂直圖案對稱地布置的第五垂直圖案、第六垂直圖案、第七垂直圖案和第八垂直圖案。

在示例實施方式中，半導(dǎo)體器件還可以包括：第一輔助線，分別將第三垂直圖案連接至第六垂直圖案；以及第二輔助線，分別將第四垂直圖案連接至第五垂直圖案。第一輔助線和第二輔助線可以包括在第二方向上延伸的條狀結(jié)構(gòu)。當(dāng)在平面圖中看時，第一輔助線可以分別交疊虛設(shè)垂直圖案。第一輔助線和第二輔助線可以在第一方向上交替地布置。

在示例實施方式中，半導(dǎo)體器件還可以包括：另外的電極結(jié)構(gòu)，在與第二方向相反的方向上與電極結(jié)構(gòu)間隔開；以及第三輔助線。該另外的電極結(jié)構(gòu)可以包括與該電極結(jié)構(gòu)基本上相同的構(gòu)造，該第三輔助線可以分別將該另外的電極結(jié)構(gòu)的第八垂直圖案連接至電極結(jié)構(gòu)的第一垂直圖案。第三輔助線可以包括在第二方向上延伸的條狀結(jié)構(gòu)。半導(dǎo)體器件還可以包括：第四輔助線，分別將該另外的電極結(jié)構(gòu)的第七垂直圖案連接至電極結(jié)構(gòu)的第二垂直圖案，第四輔助線可以包括在第二方向上延伸的條狀結(jié)構(gòu)。半導(dǎo)體器件還可以包括：第一、第二、第三和第四位線，分別連接到第一、第二、第三和第四輔助線，并且在第二方向上延伸。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件可以包括：基板；在基板上的電極結(jié)構(gòu)；以及穿透電極結(jié)構(gòu)的多個垂直圖案。該電極結(jié)構(gòu)在第一方向上延伸。該電極結(jié)構(gòu)包括地選擇電極、串選擇電極以及順序?qū)盈B在地選擇電極和串選擇電極之間的單元電極。該垂直圖案可以包括第一垂直圖案和第二垂直圖案。該第一垂直圖案可以布置為具有位于至少一個正三角形的頂點處的中心，第二垂直圖案可以布置為具有位于至少一個不等邊三角形的頂點處的中心。

在示例實施方式中，第一垂直圖案的中心之間的距離可以是相同的，第二垂直圖案的中心之間的距離的至少之一可以不同于第一垂直圖案的中心之間的距離。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件可以包括：基板；在基板上的電極結(jié)構(gòu)；以及在基板上布置成行的垂直圖案。該垂直圖案在垂直于基板的頂表面的方向上延伸穿過電極結(jié)構(gòu)。在所述行的同一行的垂直圖案在第一方向上彼此間隔開。垂直圖案包括在第一行的第一垂直圖案、在第二行的第二垂直圖案以及在第三行的第三垂直圖案。第一至第三行的垂直圖案在第二方向上從電極結(jié)構(gòu)的相同邊緣順序地布置，使得在平面圖中，第一至第三垂直圖案全部沿第二方向延伸穿過電極結(jié)構(gòu)的第一半。兩個相鄰的第一垂直圖案的每個中心與相鄰的第二垂直圖案的中心間隔開一對角距離(diagonal distance)，該對角距離與所述兩個相鄰的第一垂直圖案的中心在第一方向上彼此間隔開的距離相同。該垂直圖案包括延伸穿過電極結(jié)構(gòu)的垂直圖案的虛設(shè)行。第三垂直圖案在第二方向上與在虛設(shè)行的垂直圖案中的相應(yīng)的虛設(shè)垂直圖案間隔開。

在示例實施方式中，垂直圖案還可以包括在第四行的第四垂直圖案、在第五行的第五垂直圖案、在第六行的第六垂直圖案、在第七行的第七垂直圖案以及在第八行的第八垂直圖案。第四行的垂直圖案可以在虛設(shè)行的垂直圖案與第三行的垂直圖案之間。第五至第八行的垂直圖案可以在第二方向上從虛設(shè)行的垂直圖案順序地布置，使得在平面圖中，第五至第八行的垂直圖案全部沿第二方向延伸穿過電極結(jié)構(gòu)的第二半。

在示例實施方式中，第五垂直圖案、第六垂直圖案、第七垂直圖案和第八垂直圖案可以分別與第一垂直圖案、第二垂直圖案、第三垂直圖案和第四垂直圖案關(guān)于虛設(shè)垂直圖案對稱地布置。兩個相鄰的第三垂直圖案的每個中心與鄰近的第二垂直圖案的中心間隔開一對角距離，該對角距離不同于所述兩個相鄰的第三垂直圖案的中心在第一方向上彼此間隔開的距離。

在示例實施方式中，第五垂直圖案、第六垂直圖案、第七垂直圖案和第八垂直圖案可以分別與第一垂直圖案、第二垂直圖案、第三垂直圖案和第四垂直圖案關(guān)于虛設(shè)垂直圖案對稱地布置。兩個相鄰的第三垂直圖案的每個中心可以與鄰近的第二垂直圖案的中心間隔開一對角距離，該對角距離等于所述兩個相鄰的第三垂直圖案的中心在第一方向上彼此間隔開的距離。

在示例實施方式中，該半導(dǎo)體器件還可以包括：在第二方向上與所述電極結(jié)構(gòu)間隔開的另一電極結(jié)構(gòu)；以及輔助線。所述電極結(jié)構(gòu)可以是第一電極結(jié)構(gòu)并且所述另一電極結(jié)構(gòu)可以是第二電極結(jié)構(gòu)。垂直圖案可以包括延伸穿過第二電極結(jié)構(gòu)并與延伸穿過第一電極結(jié)構(gòu)的垂直圖案具有相同布置的另外的垂直圖案，使得垂直圖案可以包括延伸穿過第二電極結(jié)構(gòu)的第一至第八垂直圖案以及虛設(shè)垂直圖案。輔助線可以包括第一輔助線、第二輔助線、第三輔助線以及第四輔助線。第一輔助線可以每個將第一垂直圖案中的延伸穿過第一電極的其中一個第一垂直圖案連接到第八垂直圖案中的延伸穿過第二電極并且在第二方向上間隔開的相應(yīng)一個第八垂直圖案。第二輔助線可以每個將第二垂直圖案中的延伸穿過第一電極的其中一個第二垂直圖案連接到第七垂直圖案中的延伸穿過第二電極并且在第二方向上間隔開的相應(yīng)一個第七垂直圖案。第三輔助線可以將延伸穿過第一電極的第三垂直圖案連接到延伸穿過第一電極并且在第二方向上間隔開的相應(yīng)的第六垂直圖案。第四輔助線可以將延伸穿過第一電極的第四垂直圖案連接到延伸穿過第一電極并且在第二方向上間隔開的相應(yīng)的第五垂直圖案。當(dāng)在平面圖中看時，第三和第四輔助線可以跨過垂直圖案的行。

附圖說明

通過以下結(jié)合附圖的簡要描述，示例實施方式將被更清楚地理解。附圖描繪了如在此所述的非限制性的示例實施方式。

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的框圖。

圖2是示出圖1的存儲單元陣列的示例的框圖。

圖3是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的電路圖。

圖4A和4B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的平面圖。

圖5A是圖4A的部分‘A’的放大圖。

圖5B是圖4A的部分‘B’的放大圖。

圖5C是沿圖5A的線I-I'截取的截面圖。

圖5D是沿圖5B的線II-II'截取的截面圖。

圖6是圖5C的部分‘C’的放大圖。

圖7A至11A是對應(yīng)于圖5A的平面圖。

圖7B至11B是對應(yīng)于圖5B的平面圖。

圖7C至11C是沿圖7A的線I-I'截取的截面圖。

圖7D至11D是沿圖7B的線II-II'截取的截面圖。

圖12A和12B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的平面圖。

圖13A是圖12A的部分‘A’的放大圖。

圖13B是圖12A的部分‘B’的放大圖。

圖13C是沿圖13A的線I-I'截取的截面圖。

圖13D是沿圖13B的線II-II'截取的截面圖。

應(yīng)該注意到，這些圖旨在示出在某些示例實施方式中使用的方法、結(jié)構(gòu)和/或材料的一般特性且旨在補充以下提供的書面描述。然而，這些圖不是按比例繪制且可以不精確地反映任何給出的示例實施方式的精確結(jié)構(gòu)或性能特征，且不應(yīng)被解釋為限定或限制示例實施方式包含的數(shù)值范圍或性能。例如，為了清晰，可以減小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對厚度和位置。在不同圖中的類似或相同附圖標(biāo)記的使用旨在表示類似或相同元件或特征的存在。

具體實施方式

現(xiàn)在將參考附圖更全面地描述本發(fā)明構(gòu)思的示例實施方式，在附圖中示出了示例實施方式。然而，本發(fā)明構(gòu)思的示例實施方式可以實現(xiàn)為多種不同形式，且不應(yīng)被理解為限于在此闡述的實施方式；而是，提供這些示例實施方式使得本公開將全面和完整，并將示例實施方式的構(gòu)思全面地傳達給本領(lǐng)域的普通技術(shù)人員。在圖中，為了清晰，夸大了層和區(qū)域的厚度。在圖中相同的附圖標(biāo)記表示相同的元件，因而將省略它們的描述。

將理解，當(dāng)元件被稱為“連接”或“聯(lián)接”到另一元件時，它可以直接連接或聯(lián)接到所述另一元件或者可以存在居間元件。相反，當(dāng)元件被稱為“直接連接”或“直接聯(lián)接”到另一元件時，沒有居間元件存在。在此使用時，術(shù)語“和/或”包括一個或多個相關(guān)列舉項目的任意和所有組合。用于描述元件或?qū)又g的關(guān)系的其它詞應(yīng)該以類似的方式解釋(例如，“在……之間”與“直接在……之間”，“相鄰”與“直接相鄰”，“在……上”與“直接在……上”)。

將理解，雖然術(shù)語“第一”、“第二”等可以用于此來描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用于區(qū)分一個元件、組件、區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分。因而，以下討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分，而不脫離示例實施方式的教導(dǎo)。

為了便于描述，可以在此使用空間關(guān)系術(shù)語，諸如“在……下面”、“以下”、“下”、“在……上”、“上”等來描述一個元件或特征與其它元件或特征如圖中所示的關(guān)系。將理解，除了圖中所描繪的取向之外，空間關(guān)系術(shù)語旨在還包含裝置在使用或操作中的其它不同取向。例如，如果在圖中的裝置被翻轉(zhuǎn)，則被描述為“在”其它元件或特征“下”或“下面”的元件可以取向為“在”所述其它元件或特征“上”。因而，術(shù)語“在……下”可以包含上和下兩種取向。裝置可以被另外地取向(旋轉(zhuǎn)90度或其它取向)，并且在此使用的空間關(guān)系描述語被相應(yīng)地解釋。

在此使用的術(shù)語僅用于描述特定實施方式，而不意欲限制示例實施方式。在此使用時，單數(shù)形式“一”、“該”也旨在包括復(fù)數(shù)形式，除非上下文清晰地另外表示。還將理解，如果在此使用，術(shù)語“包含”、“包含……的”、“包括”和/或“包括……的”表明所述特征、整體、步驟、操作、元件和/或組件的存在，但不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或其組的存在或添加。表述諸如“……的至少之一”，當(dāng)在一列元件之后時，修飾整列元素而不修飾該列中的個別元素。

在此參考截面圖示描述了本發(fā)明構(gòu)思的示例實施方式，其中截面圖示是示例實施方式的理想實施方式(和中間結(jié)構(gòu))的示意性圖示。因此，由于例如制造技術(shù)和/或公差引起的圖示形狀的偏離是可以預(yù)期的。因而，本發(fā)明構(gòu)思的示例實施方式不應(yīng)被理解為限于在此示出的區(qū)域的具體形狀，而是將包括例如由制造引起的形狀的偏離。例如，被示為矩形的注入?yún)^(qū)可具有在其邊緣的圓化或彎曲的特征和/或注入濃度的梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣地，通過注入形成的掩埋區(qū)可能導(dǎo)致在掩埋區(qū)與通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因而，在圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀不旨在示出裝置的區(qū)域的實際形狀，并且不旨在限制示例實施方式的范圍。

雖然一些截面圖的相應(yīng)平面圖和/或透視圖可以不被示出，但是此處示出的裝置結(jié)構(gòu)的截面圖為沿著如可以在平面圖中示出的那樣的兩個不同方向和/或如可以在透視圖中示出的那樣的三個不同方向延伸的多個裝置結(jié)構(gòu)提供支持。所述兩個不同方向可以彼此垂直或可以不彼此垂直。所述三個不同方向可以包括可以垂直于所述兩個不同方向的第三方向。所述多個裝置結(jié)構(gòu)可以被集成到同一電子設(shè)備中。例如，當(dāng)在截面圖中示出裝置結(jié)構(gòu)(例如，存儲單元結(jié)構(gòu)或晶體管結(jié)構(gòu))時，電子裝置可以包括多個裝置結(jié)構(gòu)(例如，存儲單元結(jié)構(gòu)或晶體管結(jié)構(gòu))，如將由電子裝置的平面圖示出的。所述多個裝置結(jié)構(gòu)可以布置成陣列和/或二維圖案。

除非另外地定義，在此使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思的示例實施方式所屬的領(lǐng)域中的普通技術(shù)人員通常理解的相同含義。還將理解，術(shù)語(諸如在通用字典中定義的那些)應(yīng)被理解為具有與其在相關(guān)領(lǐng)域的背景中的含義一致的含義，將不被理解為理想化或過度形式化的意義，除非在此清楚地如此定義。

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件100的框圖。參考圖1，根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件可以包括存儲單元陣列10、地址解碼器20、讀/寫電路30、數(shù)據(jù)輸入/輸出電路40和控制邏輯50。

存儲單元陣列10可以經(jīng)由多條字線WL連接到地址解碼器20，并且可以經(jīng)由多條位線BL連接到讀/寫電路30。存儲單元陣列10可以包括多個存儲單元。例如，存儲單元陣列10可以配置為在每個單元中存儲一個或更多位。

地址解碼器20可以經(jīng)由字線WL連接到存儲單元陣列10。地址解碼器20根據(jù)控制邏輯50的控制而運行。地址解碼器20可以從外部接收地址ADDR。地址解碼器20解碼所接收的地址ADDR當(dāng)中的行地址以從字線WL當(dāng)中選擇相應(yīng)的字線。此外，地址解碼器20解碼地址ADDR當(dāng)中的列地址，并且將解碼后的列地址傳送到讀/寫電路30。例如，地址解碼器20可以包括諸如行解碼器、列解碼器和地址緩沖器的元件。

讀/寫電路30可以經(jīng)由位線BL連接到存儲單元陣列10，并且可以經(jīng)由數(shù)據(jù)線DL連接到數(shù)據(jù)輸入/輸出電路40。讀/寫電路30可以根據(jù)控制邏輯50的控制而運行。讀/寫電路30從地址解碼器20接收已解碼的列地址。讀/寫電路30使用已解碼的列地址選擇位線BL。例如，讀/寫電路30從數(shù)據(jù)輸入/輸出電路40接收數(shù)據(jù)并且將所接收的數(shù)據(jù)寫入存儲單元陣列10中。讀/寫電路30從存儲單元陣列10讀取數(shù)據(jù)并且將讀取的數(shù)據(jù)傳送到數(shù)據(jù)輸入/輸出電路40。讀/寫電路30從存儲單元陣列10的第一存儲區(qū)讀取數(shù)據(jù)，并且將讀取的數(shù)據(jù)寫入存儲單元陣列10的第二存儲區(qū)。例如，讀/寫電路30可以執(zhí)行回拷貝(copy-back)操作。

讀/寫電路30可以包括包含頁緩沖區(qū)(或頁寄存器)和列選擇電路的元件。作為另一示例，讀/寫電路30可以包括包含感測放大器、寫驅(qū)動器和列選擇電路的元件。

數(shù)據(jù)輸入/輸出電路40可以經(jīng)由數(shù)據(jù)線DL連接到讀/寫電路30。數(shù)據(jù)輸入/輸出電路40根據(jù)控制邏輯50的控制而運行。數(shù)據(jù)輸入/輸出電路40與外部交換數(shù)據(jù)DATA。數(shù)據(jù)輸入/輸出電路40經(jīng)由數(shù)據(jù)線DL傳送數(shù)據(jù)DATA到讀/寫電路30。數(shù)據(jù)輸入/輸出電路40將通過數(shù)據(jù)線DL從讀/寫電路30傳送的數(shù)據(jù)DATA輸出到外部。例如，數(shù)據(jù)輸入/輸出電路40可以包括諸如數(shù)據(jù)緩沖器的元件。

控制邏輯50可以連接到地址解碼器20、讀/寫電路30和數(shù)據(jù)輸入/輸出電路40?？刂七壿?0可以配置為控制3D半導(dǎo)體器件的操作?？刂七壿?0可以響應(yīng)從外部傳送的控制信號CTRL而運行。

圖2是示出圖1的存儲單元陣列10的示例的框圖。參考圖2，存儲單元陣列10可以包括多個存儲塊BLK1-BLKn。存儲塊BLK1至BLKn的每個可具有三維(3D)結(jié)構(gòu)或垂直結(jié)構(gòu)。

圖3是示出參考圖1和圖2描述的半導(dǎo)體器件的電路圖。參考圖1至3，根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件可以包括公共源線CSL、位線BL以及設(shè)置在公共源線CSL和位線BL之間的多個單元串CSTR。單元串CSTR中的一些可以并聯(lián)連接到位線BL當(dāng)中的同一位線BL。

每個單元串CSTR可以包括聯(lián)接到公共源線CSL的地選擇晶體管GST、聯(lián)接到位線BL中的對應(yīng)一條的串選擇晶體管SST、以及插置在地選擇晶體管GST和串選擇晶體管SST之間的多個存儲單元晶體管MCT。地選擇晶體管GST、存儲單元晶體管MCT和串選擇晶體管SST可以在公共源線CSL和位線BL之間串聯(lián)連接。每個單元串CSTR還可以包括分別用作地選擇晶體管GST、存儲單元晶體管MCT和串選擇晶體管SST的柵電極的地選擇線GSL、多條字線WL1-WLn和串選擇線SSL。

圖4A和4B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的平面圖。具體地，圖4B示出在半導(dǎo)體器件中設(shè)置的垂直圖案的平面布置的示例。

參考圖4A和4B，電極結(jié)構(gòu)GL可以在第一方向D1上延伸。電極結(jié)構(gòu)GL可以設(shè)置為在交叉第一方向D1的第二方向D2上彼此面對。電極結(jié)構(gòu)GL可以包括第一、第二和第三柵電極結(jié)構(gòu)GL1、GL2和GL3，如在圖4A中部分地顯示的。第一至第三電極結(jié)構(gòu)GL1、GL2和GL3可以在第二方向D2上順序地布置。平行于第一方向D1延伸的第一隔離區(qū)WL_C可以設(shè)置在電極結(jié)構(gòu)GL之間。

當(dāng)在平面圖中看時，多個垂直圖案VP可以在第一和第二方向D1和D2上設(shè)置以形成Z字形布置。垂直圖案VP可以聯(lián)接到在第一方向D1上延伸的電極結(jié)構(gòu)GL。垂直圖案VP可以設(shè)置為穿過電極結(jié)構(gòu)GL。垂直圖案VP可以連接到在第二方向D2上延伸的位線BL。

垂直圖案VP可以包括第一至第八垂直圖案VP1-VP8的組。第一至第八垂直圖案VP1-VP8的每個組可以設(shè)置為形成平行于第一方向D1的列。第一至第八垂直圖案VP1-VP8可以在第二方向D2上彼此間隔開。例如，第二垂直圖案VP2可以與第一垂直圖案VP1在第二方向D2上相鄰且間隔開地設(shè)置。第三垂直圖案VP3可以與第二垂直圖案VP2在第二方向D2上相鄰且間隔開地設(shè)置。第四垂直圖案VP4可以與第三垂直圖案VP3在第二方向D2上相鄰且間隔開地設(shè)置。第五垂直圖案VP5可以與第四垂直圖案VP4在第二方向D2上相鄰且間隔開地設(shè)置。第六垂直圖案VP6可以與第五垂直圖案VP5在第二方向D2上相鄰且間隔開地設(shè)置。第七垂直圖案VP7可以與第六垂直圖案VP6在第二方向D2上相鄰且間隔開地設(shè)置。第八垂直圖案VP8可以與第七垂直圖案VP7相鄰地設(shè)置并且可以與第一垂直圖案VP1在第二方向D2上間隔開。在示例實施方式中，虛設(shè)垂直圖案VPD可以進一步設(shè)置在第四垂直圖案VP4和第五垂直圖案VP5之間并且可以在第一方向D1上布置。當(dāng)與其它垂直圖案VP相比時，第一和第八垂直圖案VP1和VP8可以較鄰近每個電極結(jié)構(gòu)GL的邊緣或較鄰近第一隔離區(qū)WL_C而定位。

第二垂直圖案VP2可以在第一方向D1上從第一垂直圖案VP1偏移第一距離L1。第三垂直圖案VP3可以在第一方向D1上從第二垂直圖案VP2偏移第二距離L2。第四垂直圖案VP4可以在第一方向D1上從第三垂直圖案VP3偏移第三距離L3。虛設(shè)垂直圖案VPD可以在第一方向D1上從第四垂直圖案VP4偏移第四距離L4。第五垂直圖案VP5可以在第一方向D1上從虛設(shè)垂直圖案VPD偏移第五距離L5。第六垂直圖案VP6可以在第一方向D1上從第五垂直圖案VP5偏移第六距離L6。第七垂直圖案VP7可以在第一方向D1上從第六垂直圖案VP6偏移第七距離L7。第八垂直圖案VP8可以在第一方向D1上從第七垂直圖案VP7偏移第八距離L8。在示例實施方式中，第一、第三、第四、第五、第六和第八距離L1、L3、L4、L5、L6和L8可以是相同的(和/或基本上相同)，并且第二和第七距離L2和L7可以彼此不同。例如，第七距離L7可以比第二距離L2長。

因此，第一和第二垂直圖案VP1和VP2可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。類似地，第三和第四垂直圖案VP3和VP4可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。第四和虛設(shè)垂直圖案VP4和VPD可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。虛設(shè)和第五垂直圖案VPD和VP5可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。第五和第六垂直圖案VP5和VP6可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。第七和第八垂直圖案VP7和VP8可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。換言之，第一和第二垂直圖案VP1和VP2可以設(shè)置為允許其三個最相鄰的垂直圖案具有基本上相同的中心距(在下文中，第一距離)。第三和第四垂直圖案VP3和VP4可以設(shè)置為允許其三個最相鄰的垂直圖案具有基本上相同的中心距(例如，第一距離)。第四和虛設(shè)垂直圖案VP4和VPD可以設(shè)置為允許其三個最相鄰的垂直圖案具有基本上相同的中心距(例如，第一距離)。虛設(shè)和第五垂直圖案VPD和VP5可以設(shè)置為允許其三個最相鄰的垂直圖案具有基本上相同的中心距(例如第一距離)。第五和第六垂直圖案VP5和VP6可以設(shè)置為允許其三個最相鄰的垂直圖案具有基本上相同的中心距(例如第一距離)。第七和第八垂直圖案VP7和VP8可以設(shè)置為允許其三個最相鄰的垂直圖案具有基本上相同的中心距(例如第一距離)。

相反，第二和第三垂直圖案VP2和VP3可以以其三個最相鄰的垂直圖案的中心位于不等邊三角形的頂點這樣的方式設(shè)置。類似地，第六和第七垂直圖案VP6和VP7可以以其三個最相鄰的垂直圖案的中心位于不等邊三角形的頂點這樣的方式設(shè)置。例如，第二和第三垂直圖案VP2和VP3可以設(shè)置為允許其三個最相鄰的垂直圖案中的至少一對具有小于或大于第一距離的中心距。第六和第七垂直圖案VP6和VP7可以設(shè)置為允許其三個最相鄰的垂直圖案中的至少一對具有小于或大于第一距離的中心距。

換言之，第三、第四和虛設(shè)垂直圖案VP3、VP4和VPD可以以其四個相鄰的垂直圖案的中心位于菱形的頂點這樣的方式設(shè)置。類似地，虛設(shè)、第五和第六垂直圖案VPD、VP5和VP6可以以其四個相鄰的垂直圖案的中心位于菱形的頂點這樣的方式設(shè)置。相反，第一、第二和第三垂直圖案VP1、VP2和VP3可以以其四個相鄰的垂直圖案的中心位于不規(guī)則梯形、等腰梯形或風(fēng)箏型的頂點這樣的方式設(shè)置。類似地，第二、第三和第四垂直圖案VP2、VP3和VP4可以以其四個相鄰的垂直圖案的中心位于不規(guī)則梯形、等腰梯形或風(fēng)箏形的頂點這樣的方式設(shè)置。第五、第六和第七垂直圖案VP5、VP6和VP7可以以其四個相鄰的垂直圖案的中心位于不規(guī)則梯形、等腰梯形或風(fēng)箏形的頂點這樣的方式設(shè)置。第六、第七和第八垂直圖案VP6、VP7和VP8可以以其四個相鄰的垂直圖案的中心位于不規(guī)則梯形、等腰梯形或風(fēng)箏形的頂點這樣的方式設(shè)置。輔助線SBL可以設(shè)置在垂直圖案VP和位線BL之間。位線BL可以通過輔助線SBL連接到垂直圖案VP。輔助線SBL可以包括第一至第四輔助線SBL1-SBL4。

圖5A是圖4A的部分‘A’的放大圖，圖5B是圖4A的部分‘B’的放大圖。圖5C是沿圖5A的線I-I'截取的截面圖。圖5D是沿圖5B的線II-II'截取的截面圖。

參考圖4A以及圖5A至5D，第二輔助線SBL2可以設(shè)置為連接與電極結(jié)構(gòu)GL中的同一個電極結(jié)構(gòu)聯(lián)接的第三和第六垂直圖案VP3和VP6，并且可具有在第二方向D2上延伸的條狀結(jié)構(gòu)。第四輔助線SBL4可以設(shè)置為連接與電極結(jié)構(gòu)GL的同一個電極結(jié)構(gòu)聯(lián)接的第四和第五垂直圖案VP4和VP5，并且可具有在第二方向D2上延伸的條狀結(jié)構(gòu)。當(dāng)在平面圖中看時，第二輔助線SBL2可以分別與虛設(shè)垂直圖案VPD交疊。第二和第四輔助線SBL2和SBL4可以在第一方向D1上交替地設(shè)置。

第一和第三輔助線SBL1和SBL3可以設(shè)置為連接分別聯(lián)接到電極結(jié)構(gòu)中的相鄰電極結(jié)構(gòu)的垂直圖案。例如，第一輔助線SBL1可以設(shè)置為將第一電極結(jié)構(gòu)GL1的第八垂直圖案VP8連接到第二電極結(jié)構(gòu)GL2的第一垂直圖案VP1，并且可具有在第二方向D2上延伸的條狀結(jié)構(gòu)。第三輔助線SBL3可以設(shè)置為將第一電極結(jié)構(gòu)GL1的第七垂直圖案VP7連接到第二電極結(jié)構(gòu)GL2的第二垂直圖案VP2，并且可具有在第二方向D2上延伸的條狀結(jié)構(gòu)。第一和第三輔助線SBL1和SBL3可以在第一方向D1上交替地設(shè)置。

第一至第四位線BL1、BL2、BL3和BL4可以設(shè)置在輔助線上，并且可以分別連接到第一至第四輔助線SBL1、SBL2、SBL3和SBL4。第一至第四位線BL1、BL2、BL3和BL4可以在第二方向D2上延伸。

輔助線SBL1-SBL4可以通過第一接觸CT1連接到垂直圖案VP1-VP8。第一接觸CT1可以分別設(shè)置在垂直圖案VP1-VP8上。輔助線SBL1-SBL4可以不設(shè)置在虛設(shè)垂直圖案VPD上。位線BL1-BL4可以通過第二接觸CT2分別連接到輔助線SBL1-SBL4。連接到第二輔助線SBL2的第二接觸CT2可以設(shè)置在虛設(shè)垂直圖案VPD上。連接到第一和第三輔助線SBL1和SBL3的第二接觸CT2可以設(shè)置在第一隔離區(qū)WL_C上。

返回參考圖5C和5D，可以提供基板110?；?10可以包括從由單晶硅層、絕緣體上硅(SOI)晶片、形成在硅鍺(SiGe)層上的硅層、形成在絕緣層上的單晶硅層以及形成在絕緣層上的多晶硅層組成的組中選出的至少之一?；?10可具有第一導(dǎo)電類型(例如p型)。電極結(jié)構(gòu)GL可以設(shè)置在基板110上。緩沖電介質(zhì)層121可以設(shè)置在基板110和電極結(jié)構(gòu)GL之間。緩沖電介質(zhì)層121可以是硅氧化物層。

每個電極結(jié)構(gòu)GL可以包括絕緣圖案125和柵電極。柵電極可以通過插置在其間的絕緣圖案125彼此間隔開，并且可以包括地選擇電極GSL、串選擇電極SSL以及順序?qū)盈B在地選擇電極GSL與串選擇電極SSL之間的單元電極WL1-WLn。絕緣圖案125可以是硅氧化物層。緩沖電介質(zhì)層121可以比絕緣圖案125薄。柵電極GSL、WL1-WLn和SSL可以由摻雜硅、金屬(例如鎢)、金屬氮化物或金屬硅化物的至少之一形成，或包含摻雜硅、金屬(例如鎢)、金屬氮化物或金屬硅化物的至少之一。

電極結(jié)構(gòu)GL可以通過第一隔離區(qū)WL_C在第二方向D2上彼此間隔開。第一隔離絕緣層141可以設(shè)置為填充第一隔離區(qū)WL_C。串選擇電極SSL可以包括通過第二隔離區(qū)SSL_C彼此分離的第一和第二串選擇電極SSL1和SSL2。第一和第二串選擇電極SSL1和SSL2可以彼此相鄰并且可以在第二方向D2上交替地設(shè)置。虛設(shè)垂直圖案VPD可以沿第二隔離區(qū)SSL_C布置。第一至第四垂直圖案VP1、VP2、VP3和VP4可以聯(lián)接到第一串選擇電極SSL1，第五至第八垂直圖案VP5、VP6、VP7和VP8可以聯(lián)接到第二串選擇電極SSL2。

垂直圖案VP可以設(shè)置在穿透電極結(jié)構(gòu)GL的垂直孔VH中，且可以連接到基板110。每個垂直圖案VP可具有與垂直于基板110的頂表面的向上方向或第三方向D3平行的縱軸。每個垂直圖案VP可以包括分別連接到基板110和位線BL中的相應(yīng)一條的相反末端。

在示例實施方式中，垂直圖案VP可以由半導(dǎo)體層(例如第一導(dǎo)電類型的硅層)形成，或可以包含半導(dǎo)體層(例如第一導(dǎo)電類型的硅層)。每個垂直圖案VP可以包括第一半導(dǎo)體層VPa以及在第一半導(dǎo)體層VPa上的第二半導(dǎo)體層VPb。垂直圖案VP可以用作晶體管的有源區(qū)。垂直圖案VP可以是實心的圓柱形柱或中空的圓柱形(例如通心粉型)柱。在其中垂直圖案VP像通心粉一樣成形的情形下，絕緣間隙填充層127可以設(shè)置為填充垂直圖案VP的內(nèi)部空間。絕緣間隙填充層127可以由硅氧化物層形成，或者可以包括硅氧化物層。導(dǎo)電圖案128可以分別設(shè)置在垂直圖案VP上。垂直圖案VP的與導(dǎo)電圖案128接觸的部分可以用作漏極區(qū)(例如MOS型晶體管或單元串的漏極區(qū))。

在示例實施方式中，垂直圖案VP可以包括導(dǎo)電材料中的至少一種，例如摻雜半導(dǎo)體、金屬、導(dǎo)電的金屬氮化物、硅化物或納米結(jié)構(gòu)(諸如碳納米管或石墨烯)。

圖6是圖5C的部分‘C’的放大圖。參考圖5C和6，數(shù)據(jù)存儲元件130可以設(shè)置在柵電極GSL、WL1-WLn和SSL與垂直圖案VP之間。

在示例實施方式中，數(shù)據(jù)存儲元件130可以包括與垂直圖案VP相鄰的隧道絕緣層133，與柵電極GSL、WL1-WLn和SSL相鄰的阻擋絕緣層131以及在其間的電荷存儲層132。垂直圖案VP可以是例如半導(dǎo)體柱。隧道絕緣層133可以由硅氧化物層形成或可以包括硅氧化物層。電荷存儲層132可以由電荷俘獲層或具有導(dǎo)電的納米顆粒的絕緣層形成，或可以包括電荷俘獲層或具有導(dǎo)電的納米顆粒的絕緣層。電荷俘獲層可以包括例如硅氮化物層。阻擋絕緣層131可以由高k電介質(zhì)材料諸如鋁氧化物或鉿氧化物形成，或可以包括高k電介質(zhì)材料諸如鋁氧化物或鉿氧化物。阻擋絕緣層131可以是包括多個薄層的多層結(jié)構(gòu)。例如，阻擋絕緣層131可以由鋁氧化物層和硅氧化物層形成，或者可以包括鋁氧化物層和硅氧化物層，并且鋁氧化物層和硅氧化物層的層疊順序可以不同地改變。作為示例，阻擋絕緣層131可以包括第一阻擋絕緣層131a和第二阻擋絕緣層131b。第一阻擋絕緣層131a可以由例如硅氧化物層形成或可以包括例如硅氧化物層，第二阻擋絕緣層131b可以由例如鋁氧化物層或鉿氧化物層形成，或者可以包括例如鋁氧化物層或鉿氧化物層。阻擋絕緣層131可以包括在絕緣圖案125與柵電極GSL、WL1-WLn和SSL之間延伸的至少一部分。在示例實施方式中，阻擋絕緣層131可以包括在絕緣圖案125與垂直圖案VP之間延伸的至少一部分。例如，如圖6所示，第一阻擋絕緣層131a可以包括在絕緣圖案125與垂直圖案VP之間延伸的部分，并且第二阻擋絕緣層131b可以包括在絕緣圖案125與柵電極GSL、WL1-WLn和SSL之間延伸的部分，但是本發(fā)明構(gòu)思的示例實施方式不限于此。

在示例實施方式中，數(shù)據(jù)存儲元件130可以是可變電阻圖案或包括可變電阻圖案?？勺冸娮鑸D案可以包括可變電阻材料的至少一種，其電阻取決于流過其的電流而變化。在該情形下，每個垂直圖案VP可以是導(dǎo)電柱或包括導(dǎo)電柱，其包含至少一種導(dǎo)電材料(例如摻雜半導(dǎo)體、金屬、導(dǎo)電的金屬氮化物、硅化物材料或包括碳納米管或石墨烯的納米結(jié)構(gòu))或由其形成。

例如，數(shù)據(jù)存儲元件130可以包括其電阻能夠利用施加到其上的熱能而變化的材料(例如相變材料)，并且熱能可以通過流過與數(shù)據(jù)存儲元件130相鄰的電極的電流而產(chǎn)生。相變材料可以是包括銻(Sb)、碲(Te)或硒(Se)的至少一種的材料。例如，相變材料可以包括由具有大約20至大約80原子百分濃度的碲(Te)、具有大約5至大約50原子百分濃度的銻(Sb)、以及具有剩余的濃度的鍺(Ge)形成的硫族化物。此外，相變材料還可以包括用作雜質(zhì)的N、O、C、Bi、In、B、Sn、Si、Ti、Al、Ni、Fe、Dy或La的至少一種。在示例實施方式中，可變電阻圖案可以由GeBiTe、InSb、GeSb和GaSb的其中之一形成。

例如，數(shù)據(jù)存儲元件130可以配置為層狀結(jié)構(gòu)，該層狀結(jié)構(gòu)的電阻能夠利用(例如通過自旋轉(zhuǎn)移工藝)流過其的電流而變化。數(shù)據(jù)存儲元件130可以配置為具有表現(xiàn)出磁致電阻性能的層狀結(jié)構(gòu)并且包括至少一種鐵磁材料和/或至少一種反鐵磁材料。

作為示例，數(shù)據(jù)存儲元件130可以包括鈣鈦礦化合物或過渡金屬氧化物的至少一種。例如，數(shù)據(jù)存儲元件130可以包括鈮氧化物、鈦氧化物、鎳氧化物、鋯氧化物、釩氧化物、PCMO((Pr,Ca)MnO₃)、鍶-鈦氧化物、鋇-鍶-鈦氧化物、鍶-鋯氧化物、鋇-鋯氧化物或鋇-鍶-鋯氧化物的至少一種。

在下文中，將參考圖7A至11D描述形成半導(dǎo)體存儲器件的方法。圖7A至11A是對應(yīng)于圖5A的平面圖，圖7B至11B是對應(yīng)于圖5B的平面圖。圖7C至11C是沿圖7A的線I-I'截取的截面圖，圖7D至11D是沿圖7B的線II-II'截取的截面圖。

參考圖7A至7D，可以提供基板110?；?10可以包括平行于第一和第二方向D1和D2二者的主表面。在示例實施方式中，基板110可具有第一導(dǎo)電類型(例如P型)。緩沖電介質(zhì)層121可以形成在基板110上。緩沖電介質(zhì)層121可以是例如硅氧化物層。緩沖電介質(zhì)層121可以通過例如熱氧化工藝形成。犧牲層123和絕緣層124可以交替地層疊在緩沖電介質(zhì)層121上。在示例實施方式中，絕緣層124的最上層可以形成為具有比其它絕緣層大的厚度。絕緣層124可以由例如硅氧化物層形成，或者可以包括例如硅氧化物層。犧牲層123可以包括表現(xiàn)出不同于緩沖電介質(zhì)層121和絕緣層124的濕法蝕刻性能的材料。犧牲層123可以包括例如硅氮化物層、硅氮氧化物層、多晶硅層或多晶硅鍺層的至少一種，或由其形成。犧牲層123和絕緣層124可以利用例如化學(xué)氣相沉積(CVD)方法形成。

參考圖8A至8D，垂直孔VH可以形成為穿透緩沖電介質(zhì)層121、犧牲層123和絕緣層124并暴露基板110。垂直孔VH可以形成為具有與參考圖5A和5B描述的垂直圖案VP基本上相同的二維布置。

垂直圖案VP可以分別形成在垂直孔VH中。在示例實施方式中，垂直圖案VP可以由半導(dǎo)體層(例如第一導(dǎo)電類型的硅層)形成，或可以包含半導(dǎo)體層(例如第一導(dǎo)電類型的硅層)。每個垂直圖案VP可以包括第一半導(dǎo)體層VPa和第二半導(dǎo)體層VPb。例如，第一半導(dǎo)體層VPa可以形成在垂直孔VH的側(cè)壁上以具有間隔物狀結(jié)構(gòu)，并且第二半導(dǎo)體層VPb可以形成在第一半導(dǎo)體層VPa上。例如，第一和第二半導(dǎo)體層VPa和VPb可以形成為部分地或不完全地填充垂直孔VH，并且絕緣材料可以形成在半導(dǎo)體層上以填充垂直孔VH的剩余空間。半導(dǎo)體層和絕緣材料可以被平坦化以暴露絕緣層124的最上層。結(jié)果，具有柱形結(jié)構(gòu)的垂直圖案VP可以分別形成在垂直孔VH中，并且每個垂直圖案VP的內(nèi)部空間可以用絕緣間隙填充層127填充。備選地，半導(dǎo)體層可以形成為填充垂直孔VH。在該情形下，絕緣間隙填充層的形成可以被省略。垂直圖案VP的上部分可以凹進以具有比絕緣層124的最上層的頂表面低的頂表面。導(dǎo)電圖案128可以分別形成在垂直孔VH的凹進區(qū)域中。導(dǎo)電圖案128可以由摻雜多晶硅層或金屬層形成。漏極區(qū)可以通過將第二導(dǎo)電類型的雜質(zhì)注入到垂直圖案VP的導(dǎo)電圖案128和上部分中而形成。在示例實施方式中，第二導(dǎo)電類型可以是n型。

在示例實施方式中，垂直圖案VP可以包括導(dǎo)電材料例如摻雜半導(dǎo)體、金屬、導(dǎo)電的金屬氮化物、硅化物或納米結(jié)構(gòu)(諸如碳納米管或石墨烯)的至少一種。

在垂直圖案VP的形成之前，可以形成數(shù)據(jù)存儲元件130(例如圖6的第一阻擋絕緣層131a、電荷存儲層132和隧道絕緣層133)的至少一部分。數(shù)據(jù)存儲元件130可以利用具有優(yōu)良的臺階覆蓋性能(例如利用原子層沉積和/或化學(xué)氣相沉積)的沉積技術(shù)的其中之一形成。

參考圖9A至9D，緩沖電介質(zhì)層121、犧牲層123和絕緣層124可以被連續(xù)地圖案化以形成暴露基板110的第一隔離區(qū)WL_C。第一隔離區(qū)WL_C可以彼此間隔開并且平行于第一方向D1延伸。由于絕緣層124的圖案化，可以形成絕緣圖案125。

通過第一隔離區(qū)WL_C暴露的犧牲層123可以被選擇性地去除以形成凹陷區(qū)域126。由于犧牲層123的去除，可以形成由垂直圖案VP和絕緣圖案125限定的凹陷區(qū)域126。在其中犧牲層123包括硅氮化物層或硅氮氧化物層的情形下，犧牲層123的去除可以利用包含磷酸的蝕刻溶液執(zhí)行。凹陷區(qū)域126可以形成為部分地暴露垂直圖案VP的側(cè)壁。

參考圖10A至10D，數(shù)據(jù)存儲元件130的至少一部分(例如圖6的第二阻擋絕緣層131b)可以形成在凹陷區(qū)域126中。

導(dǎo)電層可以形成在數(shù)據(jù)存儲元件130上以及凹陷區(qū)域126中。導(dǎo)電層可以包括摻雜硅層、金屬層(例如鎢)、金屬氮化物層或金屬硅化物層的至少一種。導(dǎo)電層可以通過例如原子層沉積工藝形成。在其中導(dǎo)電層是金屬硅化物層的情形下，導(dǎo)電層的形成可以包括形成多晶硅層、去除多晶硅層的與第一隔離區(qū)WL_C相鄰的部分以形成凹進的多晶硅層、在凹進的多晶硅層上形成金屬層、對金屬層執(zhí)行熱處理工藝以及去除金屬層的未反應(yīng)部分。鎢、鈦、鈷或鎳的至少之一可以被用作用于金屬硅化物層的金屬層。

導(dǎo)電層可以從位于凹陷區(qū)域126外部的區(qū)域(例如第一隔離區(qū)WL_C)去除。結(jié)果，導(dǎo)電層可以保留在凹陷區(qū)域126中并由此分別形成柵電極GSL、WL1-WLn以及SSL。柵電極GSL、WL1-WLn以及SSL可以平行于第一方向D1延伸。每個電極結(jié)構(gòu)GL可以包括柵電極GSL、WL1-WLn以及SSL。電極結(jié)構(gòu)GL可以在第二方向D2上彼此間隔開地設(shè)置。每個電極結(jié)構(gòu)可以與在第一和第二方向D1和D2上設(shè)置為形成Z字形布置的垂直圖案VP聯(lián)接。

因為導(dǎo)電層被從第一隔離區(qū)WL_C去除，所以基板110的一部分可以通過第一隔離區(qū)WL_C部分地暴露。公共源線CSL可以通過用雜質(zhì)離子高度地?fù)诫s基板110的暴露部分而形成。例如，公共源線CSL可以是形成在基板110中的第二導(dǎo)電類型的高摻雜區(qū)域。

參考圖11A和11B，第一隔離絕緣層141可以形成為填充第一隔離區(qū)WL_C。串選擇電極SSL可以在平行于虛設(shè)垂直圖案VPD的方向上被圖案化以形成第一和第二串選擇電極SSL1和SSL2。此后，第二隔離絕緣層(未示出)可以形成為填充第一和第二串選擇電極SSL1和SSL2之間的第二隔離區(qū)SSL_C。

第一接觸CT1可以設(shè)置在垂直圖案VP上并且可以連接到導(dǎo)電圖案128。輔助線SBL可以形成在第一接觸CT1上。輔助線SBL可以形成為具有平行于第二方向D2延伸的條狀結(jié)構(gòu)。在示例實施方式中，輔助線SBL可以通過雙圖案化技術(shù)DPT方法形成。在示例實施方式中，輔助線SBL可以設(shè)置為具有圖4A、5A和5B中顯示的布置。輔助線SBL可以通過第一接觸CT1連接到在第二方向D2上彼此相鄰的垂直圖案VP。

返回參考圖5A至5D，輔助線SBL可以通過第二接觸CT2連接到位線BL。

圖12A和12B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的平面圖。具體地，圖12B示出垂直圖案的二維布置。圖13A是圖12A的部分‘A’的放大圖，圖13B是圖12A的部分‘B’的放大圖。圖13C是沿圖13A的線I-I'截取的截面圖。圖13D是沿圖13B的線II-II'截取的截面圖。為了簡潔的描述，之前參考圖5A和5B描述的元件可以由類似的或相同的參考數(shù)字識別，而沒有重復(fù)其重疊描述。

參考圖12A、12B以及圖13A至13D，垂直圖案VP可以設(shè)置為在第一方向D1上具有基本上相同的偏移距離。換言之，第一至第八距離L1-L8可以基本上相同。因此，垂直圖案VP可以以其三個最相鄰的垂直圖案的中心位于正三角形的頂點這樣的方式設(shè)置。換言之，垂直圖案VP可以以其四個相鄰的垂直圖案的中心位于菱形的頂點這樣的方式設(shè)置。

在該情形下，第一和第三輔助線SBL1和SBL3的每個可以包括朝向第二方向D2延伸的主體B以及朝向第一方向D1突出的突起P。突起P可以設(shè)置在第一隔離區(qū)WL_C上。連接到第一和第三輔助線SBL1和SBL3的每個第二接觸CT2可以與突起P接觸。

在圖12A和12B中顯示的半導(dǎo)體器件可以利用與參考圖5A和5B描述的上述實施方式中的方法類似的方法制造。然而，在示例實施方式中，不僅雙圖案化技術(shù)DPT方法而且任何其他圖案化方法可以用于形成輔助線SBL1-SBL4。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，垂直型存儲器件可以被制造為具有減小的單位單元面積并由此具有增大的集成密度。因此，與常規(guī)技術(shù)相比，可以增大位線的數(shù)目以及頁面大小。這可以使其可以增加存儲器件的運行速度或性能。

應(yīng)該理解，此處描述的示例性實施方式僅應(yīng)該以說明性含義被理解，而不是用于限制。在根據(jù)示例實施方式的每個器件或方法內(nèi)的特征或方面的描述應(yīng)該典型地被認(rèn)為可用于根據(jù)示例實施方式的其他器件或方法中的其他類似的特征或方面。雖然已經(jīng)具體顯示并描述了示例實施方式，但是本領(lǐng)域的普通技術(shù)人員將理解，可以其中進行形式和細(xì)節(jié)上的各種改變而不脫離權(quán)利要求書的精神和范圍。

本專利申請要求享有2015年8月6日在韓國知識產(chǎn)權(quán)局提交的第10-2015-0111161號韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。