亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

具有低線電阻結(jié)構(gòu)的超高密度薄膜晶體管基板及制造方法與流程

文檔序號(hào):12749663閱讀:147來(lái)源:國(guó)知局
具有低線電阻結(jié)構(gòu)的超高密度薄膜晶體管基板及制造方法與流程

本申請(qǐng)要求2015年7月15日提交的韓國(guó)專(zhuān)利申請(qǐng)第10-2015-0100406號(hào)的權(quán)益,通過(guò)引用將其如在本文中完全闡述一樣并入本文用于所有目的。

技術(shù)領(lǐng)域

本公開(kāi)涉及具有低電阻總線結(jié)構(gòu)的超高密度薄膜晶體管(或“TFT”)基板及其制造方法。具體地,本公開(kāi)涉及具有通過(guò)形成雙層?xùn)艠O線和數(shù)據(jù)線而具有低電阻總線結(jié)構(gòu)的雙倍厚度的總線的超高密度TFT基板及其制造方法。



背景技術(shù):

如今,開(kāi)發(fā)了用于克服陰極射線管的許多缺點(diǎn)(例如,笨重且體積大)的各種平板顯示裝置。平板顯示裝置包括液晶顯示裝置(或LCD)、場(chǎng)發(fā)射顯示器(或FED)、等離子體顯示面板(或PDP)和電致發(fā)光裝置(或ED)。

平板顯示裝置(例如液晶顯示裝置或有機(jī)發(fā)光二極管顯示裝置)具有包括用作有源顯示器件的多個(gè)TFT的基板。圖1是示出根據(jù)相關(guān)技術(shù)的在水平電場(chǎng)型液晶顯示裝置中使用的薄膜晶體管基板的結(jié)構(gòu)的平面圖。圖2A至圖2E是示出根據(jù)相關(guān)技術(shù)的制造通過(guò)沿著線I-I′切割的圖1的薄膜晶體管基板的步驟的截面圖。

參照?qǐng)D1和圖2A至圖2E,LCD的薄膜晶體管基板具有在玻璃基板SUB上彼此交叉的柵極線GL和數(shù)據(jù)線DL,柵極線GL與數(shù)據(jù)線DL之間具有柵極絕緣層GI,以及形成在柵極線GL和數(shù)據(jù)線DL的每個(gè)交叉部分處的薄膜晶體管TFT。柵極線GL和數(shù)據(jù)線DL的交叉結(jié)構(gòu)限定了像素區(qū)。還包括用于在像素區(qū)中形成其間的水平電場(chǎng)的像素電極PXL和公共電極COM,以及被連接至在基板SUB上的公共電極COM的公共線 CL。柵極線GL向薄膜晶體管TFT的柵電極G提供柵極信號(hào)。數(shù)據(jù)線DL經(jīng)由薄膜晶體管TFT的漏電極D向像素電極PXL提供像素信號(hào)。與柵極線GL平行的公共線CL形成在像素區(qū)之間并且公共線CL向公共電極COM提供用于驅(qū)動(dòng)液晶的參考電壓。

響應(yīng)于提供至柵極線GL(柵電極G)的柵極信號(hào),薄膜晶體管TFT可以將像素信號(hào)從數(shù)據(jù)線DL充載至像素電極PXL,并且保持在像素電極PXL上的像素信號(hào)。像素電極PXL通過(guò)被連接至薄膜晶體管TFT的漏電極D而形成在像素區(qū)內(nèi)。公共電極COM通過(guò)被連接至公共線CL也形成在像素區(qū)內(nèi)。特別是,像素電極PXL和公共電極COM彼此平行地設(shè)置在像素區(qū)中。例如,公共電極COM具有分別以彼此預(yù)定的距離設(shè)置的多個(gè)縱向段。像素電極PXL具有多個(gè)縱向段,其中每個(gè)段被設(shè)置在公共電極COM的段之間。

在每個(gè)柵極線GL和每個(gè)數(shù)據(jù)線DL的一個(gè)端部處,分別形成有柵極焊盤(pán)GP和數(shù)據(jù)焊盤(pán)DP。柵極焊盤(pán)GP和數(shù)據(jù)焊盤(pán)DP分別通過(guò)柵極焊盤(pán)接觸孔GPH和數(shù)據(jù)焊盤(pán)接觸孔DPH被連接至柵極焊盤(pán)端子GPT和數(shù)據(jù)焊盤(pán)端子DPT。

下文中,再次參照?qǐng)D2A至圖2E,將對(duì)根據(jù)相關(guān)技術(shù)的用于制造薄膜晶體管基板的方法進(jìn)行說(shuō)明。

在基板SUB上沉積柵極金屬。通過(guò)利用第一掩模工藝對(duì)柵極金屬進(jìn)行圖案化形成柵極元件。如圖2A所示,柵極元件包括沿水平方向延伸的多個(gè)柵極線GL、從柵極線GL分支的柵電極G,以及形成在柵極線GL的一端處的柵極焊盤(pán)GP。由于薄膜晶體管基板為水平電場(chǎng)型,所以還包括與柵極線GL平行設(shè)置的公共線CL。

在具有柵極元件的基板SUB的整個(gè)表面上沉積諸如硅氮化物(SiNx)或硅氧化物(SiOx)的柵極絕緣層GI。此后,在柵極絕緣層GI上依次沉積諸如非晶硅的半導(dǎo)體材料以及諸如n+摻雜的硅的雜質(zhì)摻雜的半導(dǎo)體材料。如圖2B所示,通過(guò)利用第二掩模工藝對(duì)雜質(zhì)摻雜的半導(dǎo)體材料和半導(dǎo)體材料進(jìn)行圖案化,形成半導(dǎo)體溝道層A和歐姆層n。半導(dǎo)體溝道層A和歐姆層n形成為與柵電極G交疊,在半導(dǎo)體溝道層A和歐姆層n與柵電極G之間具有柵極絕緣層GI。

在具有半導(dǎo)體溝道層A和歐姆層n的基板SUB上,沉積源極漏極金屬。通過(guò)利用第三掩模工藝對(duì)源極漏極金屬進(jìn)行圖案化,形成源極漏極元 件。如圖2C所示,源極漏極元件包括沿豎直方向延伸以與柵極線GL交叉的數(shù)據(jù)線DL、形成在數(shù)據(jù)線DL的一端處的數(shù)據(jù)焊盤(pán)DP、從數(shù)據(jù)線DL分支并且與柵電極G的一側(cè)交疊的源電極S,以及與源電極S相對(duì)并且與柵電極G的另一側(cè)交疊的漏電極D。特別是,源電極S接觸歐姆層n的一部分以與半導(dǎo)體溝道層A的一側(cè)和柵電極G的一側(cè)交疊。漏電極D接觸歐姆層n的另一部分以與半導(dǎo)體溝道層A的另一側(cè)和柵電極G的另一側(cè)交疊。利用源極漏極元件作為掩模進(jìn)一步對(duì)歐姆層n進(jìn)行蝕刻,去除在源電極S與漏電極D之間露出的歐姆層n的那一部分使得在源電極S與漏電極D之間露出半導(dǎo)體溝道層A。因此,完成了包括源電極S、漏電極D、半導(dǎo)體溝道層A和柵電極G的薄膜晶體管TFT。

在具有源極漏極元件的基板SUB的整個(gè)表面上,通過(guò)沉積諸如硅氮化物(SiNx)或硅氧化物(SiOx)的絕緣材料來(lái)形成鈍化層PAS。如圖2D所示,通過(guò)利用第四掩模工藝對(duì)鈍化層PAS進(jìn)行圖案化,形成露出數(shù)據(jù)焊盤(pán)DP的一些部分的數(shù)據(jù)焊盤(pán)接觸孔DPH和露出漏電極D的一些部分的漏極接觸孔DH。與此同時(shí),通過(guò)對(duì)鈍化層PAS和柵極絕緣層GI進(jìn)行圖案化,形成露出柵極焊盤(pán)GP的一些部分的柵極焊盤(pán)接觸孔GPH和露出公共線CL的一些部分的公共接觸孔CH。

在具有接觸孔GPH、DH、DPH和CH的鈍化層PAS上,沉積透明導(dǎo)電材料,例如ITO(銦錫氧化物)或IZO(銦鋅氧化物)。如圖2E所示,通過(guò)利用第五掩模工藝對(duì)透明導(dǎo)電材料進(jìn)行圖案化,形成像素電極PXL、公共電極COM、柵極焊盤(pán)端子GPT和數(shù)據(jù)焊盤(pán)端子DPT。像素電極PXL通過(guò)漏極接觸孔DH接觸漏電極D,并且具有在像素區(qū)內(nèi)平行設(shè)置的多個(gè)段。公共電極COM通過(guò)公共接觸孔CH接觸公共線CL,并且具有在像素區(qū)內(nèi)平行設(shè)置的多個(gè)段。像素電極PXL和公共電極COM彼此以預(yù)定的距離平行設(shè)置。柵極焊盤(pán)端子GPT通過(guò)柵極焊盤(pán)接觸孔GPH接觸柵極焊盤(pán)GP,并且數(shù)據(jù)焊盤(pán)端子DPT通過(guò)數(shù)據(jù)焊盤(pán)接觸孔DPH接觸數(shù)據(jù)焊盤(pán)DP。

如上所述根據(jù)相關(guān)技術(shù)的LCD在具有大的顯示面積方面存在問(wèn)題。通常,隨著薄膜晶體管基板的面積變得越大,柵極線和數(shù)據(jù)線應(yīng)該越來(lái)越長(zhǎng)。隨著總線越來(lái)越長(zhǎng),即使因?yàn)殡娮杪适遣牧系奶匦运钥偩€材料的電阻率沒(méi)有改變,總線的電阻也會(huì)越來(lái)越大??偩€的電阻由以下公式1所定義。

[公式1]

<mrow> <mi>R</mi> <mo>=</mo> <mi>&rho;</mi> <mfrac> <mi>L</mi> <mi>S</mi> </mfrac> </mrow>

此處,R是總線的電阻,ρ為總線(例如,柵極線GL(或柵極總線)和數(shù)據(jù)線DL(或數(shù)據(jù)總線))材料的電阻率,L是總線的長(zhǎng)度,以及S是總線的橫截面積。

也就是說(shuō),隨著薄膜晶體管基板變得越大,長(zhǎng)度L將會(huì)越長(zhǎng)使得電阻變得越高。隨著電阻變得越高,通過(guò)總線的信號(hào)可能被延遲。因此,顯示裝置具有視頻質(zhì)量問(wèn)題。為了解決這些問(wèn)題,應(yīng)該減小總線的電阻。為了使總線的電阻處于較低的狀態(tài)下,可以增加橫截面,或者可以選擇具有更低的電阻率的總線材料。因?yàn)椴牧鲜怯邢薜模赃x擇具有更低電阻率的材料是非常困難的。另外,即使可能,當(dāng)總線進(jìn)一步變得越來(lái)越長(zhǎng)時(shí),電阻將會(huì)再次更高。因此,使總線的電阻低的最好的解決方案是增大總線的橫截面積。

為了增加總線的橫截面積,可以有兩種方法:一種是增加總線的寬度,另一種是增加總線的厚度。例如,通過(guò)增大柵極總線和/或數(shù)據(jù)總線的寬度,能夠防止所述總線的電阻增加。然而,由于限定像素區(qū)邊界的總線的寬度也增大,所以有效像素面積會(huì)減小。在這種情況下,顯示區(qū)域的開(kāi)口率也減少,這導(dǎo)致顯示質(zhì)量缺陷的另一個(gè)原因。再例如,通過(guò)增大總線的厚度,當(dāng)形成總線時(shí)蝕刻節(jié)拍時(shí)間(tact time)會(huì)越來(lái)越長(zhǎng),并且總線之間的空間會(huì)增加,因此這會(huì)導(dǎo)致降低開(kāi)口率的問(wèn)題。另外,隨著總線厚度的增加,總線和其他層之間的臺(tái)階差會(huì)擴(kuò)大,因此這導(dǎo)致在取向?qū)拥哪Σ凉に囍械娜毕荨?/p>

因此,在用于大對(duì)角線面積的平板顯示裝置的薄膜晶體管基板中,確??偩€的低電阻的總線結(jié)構(gòu)是重要的需求之一。



技術(shù)實(shí)現(xiàn)要素:

為了克服上述缺點(diǎn),本發(fā)明的目的是提出用于大面積和超高密度平板顯示裝置的具有低電阻總線結(jié)構(gòu)的超高密度的薄膜晶體管基板及其制造方法。本公開(kāi)的另一目的是提出具有低電阻總線結(jié)構(gòu)的超高密度的薄膜晶體管基板及其制造方法,其中即使線的寬度變窄,因?yàn)榭偩€的厚度變得較厚該線路電阻也不會(huì)增大。本公開(kāi)的又一目的是提出具有其中總線由于具有總線層的良好均勻性和雙倍厚度的雙層結(jié)構(gòu)的低電阻總線結(jié)構(gòu)的超高密度的薄膜晶體管基板。本公開(kāi)的再一目的是提出具有低電阻總線結(jié)構(gòu)的 超高密度的薄膜晶體管基板,以及在不增加制造步驟的復(fù)雜性和用于制造的節(jié)拍工藝時(shí)間的情況下僅通過(guò)添加堆疊在總線上的附加的總線來(lái)制造所述基板的方法。

在一個(gè)實(shí)施方案中,顯示裝置包括形成在基板上的柵極線、公共線和附加數(shù)據(jù)線(ADL)。在柵極線的一部分和附加數(shù)據(jù)線(ADL)的一部分上形成有柵極絕緣層。在柵極絕緣層的至少一部分上形成有半導(dǎo)體層。在附加數(shù)據(jù)線(ADL)的未被柵極絕緣層覆蓋的部分上形成有數(shù)據(jù)線。在柵極線的未被柵極絕緣層覆蓋的部分上形成有附加?xùn)艠O線(AGL)。在公共線上形成有附加公共線(ACL)。顯示裝置包括耦接至柵極線的柵極、耦接至數(shù)據(jù)線的源極,漏極,以及半導(dǎo)體層的至少部分地位于源極與漏極之間的部分。

附圖說(shuō)明

附圖被包括來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解并且被并入本說(shuō)明書(shū)并構(gòu)成本說(shuō)明書(shū)的一部分,附圖示出了本發(fā)明的實(shí)施方案并且與描述一起用于說(shuō)明本發(fā)明的原理。

在附圖中:

圖1是示出根據(jù)相關(guān)技術(shù)的在水平電場(chǎng)型液晶顯示裝置中使用的薄膜晶體管基板的結(jié)構(gòu)的平面圖。

圖2A至圖2E是示出根據(jù)相關(guān)技術(shù)的通過(guò)沿著線I-I′切割的圖1的薄膜晶體管基板的制造步驟的截面圖。

圖3是示出根據(jù)本公開(kāi)的在大面積的水平電場(chǎng)型液晶顯示器中使用的超高密度的薄膜晶體管基板的結(jié)構(gòu)的平面圖。

圖4A至圖4E是示出根據(jù)本公開(kāi)的通過(guò)沿著線II-II′切割的圖1的超高密度的薄膜晶體管基板的制造步驟的截面圖。

具體實(shí)施方式

我們將參照附圖對(duì)本公開(kāi)的優(yōu)選實(shí)施方案進(jìn)行說(shuō)明。貫穿詳細(xì)描述相同的附圖標(biāo)記指代相同的元件。然而,本公開(kāi)不受這些實(shí)施方案的限制,但可以在不改變技術(shù)精神的情況下應(yīng)用于各種變型方案或修改方案。在以下的實(shí)施方案中,元件的名稱(chēng)是通過(guò)考慮說(shuō)明的容易程度來(lái)選擇的,因此 它們可能與實(shí)際的名稱(chēng)不同。

在下文中,將參照包括圖3和圖4A至圖4E的附圖,對(duì)本公開(kāi)的優(yōu)選實(shí)施方案進(jìn)行說(shuō)明。圖3是是示出根據(jù)本公開(kāi)的在大面積的水平電場(chǎng)型液晶顯示器中使用的超高密度的薄膜晶體管基板的結(jié)構(gòu)的平面圖。圖4A至圖4E是示出根據(jù)本公開(kāi)的通過(guò)沿著線II-II′切割的圖3的超高密度的薄膜晶體管基板的制造步驟的截面圖。

參照?qǐng)D3和圖4A至圖4E,用于LCD的薄膜晶體管基板包括在玻璃基板SUB上彼此交叉的柵極線GL和數(shù)據(jù)線DL,在柵極線GL與數(shù)據(jù)線DL之間具有柵極絕緣層,以及形成在柵極線GL和數(shù)據(jù)線DL的交叉部分的薄膜晶體管TFT。交叉的柵極線GL和數(shù)據(jù)線DL限定像素區(qū)。還包括用于在像素區(qū)中形成像素電極PXL和公共電極COM之間的水平電場(chǎng)的像素電極PXL和公共電極COM,以及在基板SUB上的連接至公共電極COM的公共線CL。柵極線GL向薄膜晶體管TFT的柵電極G提供柵極信號(hào)。數(shù)據(jù)線DL經(jīng)由薄膜晶體管TFT的漏電極D將像素信號(hào)提供至像素電極PXL。公共線CL形成在像素區(qū)之間,公共線CL與柵極線GL平行,并且公共線CL向公共電極COM提供用于驅(qū)動(dòng)液晶分子的參考電壓信號(hào)。

響應(yīng)于提供至柵極線GL的柵極信號(hào),薄膜晶體管TFT可以將像素信號(hào)從數(shù)據(jù)線DL充載至像素電極PXL,并且保持在像素電極PXL上的像素信號(hào)。像素電極PXL通過(guò)被連接至薄膜晶體管TFT的漏電極D而形成在像素區(qū)內(nèi)。公共電極COM通過(guò)被連接至公共線CL也形成在像素區(qū)內(nèi)。特別是,像素電極PXL和公共電極COM彼此平行地設(shè)置在像素區(qū)中。例如,公共電極COM具有分別以彼此預(yù)定的距離設(shè)置的多個(gè)縱向段(或縱向V形段)。像素電極PXL具有多個(gè)縱向段(或縱向V形段),其中每個(gè)段設(shè)置在公共電極COM的段之間。

在每個(gè)柵極線GL和每個(gè)數(shù)據(jù)線DL的一個(gè)端部處,分別形成有柵極焊盤(pán)GP和數(shù)據(jù)焊盤(pán)DP。柵極焊盤(pán)GP和數(shù)據(jù)焊盤(pán)DP分別通過(guò)柵極焊盤(pán)接觸孔GPH和數(shù)據(jù)焊盤(pán)接觸孔DPH被連接至柵極焊盤(pán)端子GPT和數(shù)據(jù)焊盤(pán)端子DPT。

在本公開(kāi)中,為了減少柵極線GL和公共線CL的電阻,并且為了防止開(kāi)口率被降低,每個(gè)線形成為具有雙層結(jié)構(gòu),因此線的厚度會(huì)比現(xiàn)有技術(shù)的線的厚度更厚。具體地,包括附加數(shù)據(jù)線ADL、附加?xùn)艠O線AGL以及附加公共線ACL。附加數(shù)據(jù)線ADL由還用于形成柵極線GL和公共線 CL的柵極金屬材料制成。附加?xùn)艠O線AGL和附加公共線ACL由還用于形成數(shù)據(jù)線DL的數(shù)據(jù)金屬材料制成。

根據(jù)當(dāng)前所使用的技術(shù),通過(guò)沉積柵極金屬材料和/或數(shù)據(jù)金屬材料,金屬層的最大厚度為約至以確保金屬層的均勻性。因此,當(dāng)總線(柵極線GL、公共線CL或數(shù)據(jù)線DL)形成為單層結(jié)構(gòu)時(shí),總線的最大厚度將是

在本公開(kāi)中,通過(guò)使總線的厚度較厚,而不是增大寬度,我們提出具有防止開(kāi)口率降低的低線路電阻的薄膜晶體管基板。例如,柵極線GL和公共線CL利用柵極金屬材料形成為具有的厚度(單金屬層的最大厚度)。在稍后形成數(shù)據(jù)線DL處利用柵極金屬材料還形成附加數(shù)據(jù)線ADL。由于數(shù)據(jù)線DL與柵極線GL交叉,所以附加數(shù)據(jù)線ADL應(yīng)該形成為具有沿?cái)?shù)據(jù)線DL斷開(kāi)的多個(gè)段,并且被設(shè)置在沿水平方向延伸的各柵極線GL之間或柵極線GL與公共線CL之間。這防止了ADL的段物理接觸或電耦接至柵極線GL或公共線CL,特別是在柵極線與數(shù)據(jù)線彼此交叉的地方。

此后,使用數(shù)據(jù)金屬材料,形成厚度是(單個(gè)金屬層的最大厚度)的數(shù)據(jù)線DL。此處,數(shù)據(jù)線DL應(yīng)該堆疊在附加數(shù)據(jù)線ADL上以使這兩個(gè)層除了被電耦接之外還直接物理連接。堆疊具有的厚度的附加數(shù)據(jù)線ADL和具有的厚度的數(shù)據(jù)線DL使得整個(gè)數(shù)據(jù)總線的總厚度是在一些情況下整個(gè)數(shù)據(jù)總線的總厚度是單獨(dú)數(shù)據(jù)線DL的厚度的兩倍。因此,數(shù)據(jù)線DL的線路電阻相對(duì)于缺少ADL所實(shí)施的線路電阻能夠降低。根據(jù)實(shí)施方案,ADL可以具有與DL相同的寬度,或稍大于或稍小于DL的寬度。

當(dāng)使用數(shù)據(jù)金屬材料形成數(shù)據(jù)線DL時(shí),利用數(shù)據(jù)金屬材料還形成附加?xùn)艠O線AGL和附加公共線ACL。AGL和ACL兩者形成為具有的厚度,并且它們分別形成在形成柵極線GL和公共線CL的地方。具有的厚度的柵極線GL和具有的厚度的附加?xùn)艠O線AGL被堆疊,使得這兩個(gè)層除了被電耦接之外還直接物理地連接。類(lèi)似地,具有的厚度的公共線CL和具有的厚度的附加公共線ACL被堆疊,使得這兩個(gè)層除了被電耦接之外還直接物理地連接。因此,整個(gè)柵極總線和整個(gè)公共總線的總厚度會(huì)是在一些情況下,整個(gè)柵極總線和整個(gè)公共總線的總厚度是單獨(dú)柵極線GL或單獨(dú)公共線CL的厚度的兩倍。因此,柵極線GL和公共線CL的線路電阻相對(duì)于缺少 AGL和ACL所實(shí)施的線路電阻降低。另外在包括ADL、AGL和ACL的實(shí)施方式中,不需要加寬數(shù)據(jù)線DL的寬度、柵極線GL的寬度和公共線CL的寬度以減少電阻,并且因而開(kāi)口率不會(huì)降低。

柵極線GL和數(shù)據(jù)線DL彼此交叉,并且公共線CL和數(shù)據(jù)線DL彼此交叉。由于柵極絕緣層GI置于柵極線GL與數(shù)據(jù)線DL之間以及公共線CL與數(shù)據(jù)線DL之間的交叉點(diǎn)處。具體地,薄膜晶體管TFT設(shè)置在柵極線GL與數(shù)據(jù)線DL之間的交叉點(diǎn)處。因此,優(yōu)選的是,柵極絕緣層GI設(shè)置為覆蓋形成薄膜晶體管TFT的區(qū)域。另外,優(yōu)選的是,柵極絕緣層GI可以覆蓋附加數(shù)據(jù)線ADL的一端(較靠近薄膜晶體管TFT)的一些部分。如果柵極絕緣層GI不覆蓋附加數(shù)據(jù)線ADL的一端,特別是考慮到用于形成柵極絕緣層GI的容限,柵極絕緣層GI有可能在柵極線GL的端部敞開(kāi)。然而,通過(guò)在柵極絕緣層GI上沉積數(shù)據(jù)線DL,數(shù)據(jù)線DL接觸柵極絕緣層GI(柵極線GL)的露出的部分,由此防止柵極線GL與數(shù)據(jù)線DL之間的意外接觸。

優(yōu)選的是,柵極絕緣層GI可以設(shè)置在公共線CL與數(shù)據(jù)線DL彼此交叉的地方。特別是,柵極絕緣層GI可以覆蓋附加數(shù)據(jù)線ADL的另一端(遠(yuǎn)離薄膜晶體管TFT)的一些部分。

在本公開(kāi)中,柵極絕緣層GI被設(shè)置在必要的區(qū)域處,包括柵極線GL與數(shù)據(jù)線DL之間的交叉區(qū)域和公共線CL與數(shù)據(jù)線DL之間的交叉區(qū)域以及設(shè)置薄膜晶體管TFT的區(qū)域。因此,由于未被柵極絕緣層GI覆蓋,所以露出柵極線GL、公共線CL和附加數(shù)據(jù)線ADL的所有部分中的大部分。因此,堆疊在柵極線GL上的附加?xùn)艠O線AGL的底表面接觸柵極線GL的上表面。與其相似,附加公共線ACL的所有表面中的大部分接觸公共線CL的所有表面中的大部分。另外,附加數(shù)據(jù)線ADL以表面接觸堆疊在附加數(shù)據(jù)線ADL上的數(shù)據(jù)線DL的表面。在基板的一部分上方而不是在整個(gè)基板上形成柵極絕緣層GI(如圖1和圖2所示)的好處是,這使得稍后形成的AGL、DL和ACL(柵極絕緣層GI之后形成的)能夠分別與較早形成的GL、ADL和CL(在柵極絕緣層GI之前形成的)物理接觸和電接觸。以此方式形成柵極絕緣層GI還具有以下效果:確保用作薄膜晶體管的源極的數(shù)據(jù)線DL的一部分相對(duì)于晶體管的溝道(由半導(dǎo)體層SE的一部分形成)和相對(duì)于晶體管的漏極處于合適的高度。

柵極線GL和數(shù)據(jù)線DL本身可能具有多個(gè)金屬層或多個(gè)合金層彼此堆疊的多層結(jié)構(gòu)。對(duì)于大面積顯示器,線路電阻可能比小面積顯示器的線 路電阻高。所以,優(yōu)選的是,總線(例如,柵極總線、數(shù)據(jù)總線),并且因此柵極金屬材料與數(shù)據(jù)金屬材料包括低電阻的金屬材料,例如,銅(Cu)或鋁(Al)。例如,任一總線可以包括包含鉬鈦合金的第一金屬層和堆疊在第一金屬層上的具有銅的第二金屬層。由于附加數(shù)據(jù)線ADL和附加?xùn)艠O線AGL分別與柵極線GL和數(shù)據(jù)線DL形成在同一層并且具有相同的金屬材料,因此也可以說(shuō),附加數(shù)據(jù)線ADL和附加?xùn)艠O線AGL可以還具有包括多個(gè)金屬層或多個(gè)合金層的堆疊結(jié)構(gòu)。根據(jù)實(shí)施方案,AGL和ACL可以分別具有與GL和CL相同的寬度,或可以分別具有稍大于或稍小于GL和CL的寬度。

由于薄膜晶體管TFT設(shè)置在柵極線GL和數(shù)據(jù)線DL彼此交叉的地方,所以?xún)?yōu)選的是,半導(dǎo)體層SE被堆疊在柵極絕緣層GI上并且被設(shè)置為具有與柵極絕緣層GI相同的形狀。我們將針對(duì)這種結(jié)構(gòu)對(duì)用于制造薄膜晶體管基板的方法進(jìn)行詳細(xì)說(shuō)明。

在下文中,我們將參照?qǐng)D4A至圖4E根據(jù)本公開(kāi)對(duì)用于制造具有低電阻總線結(jié)構(gòu)的超高密度的薄膜晶體管基板的方法進(jìn)行說(shuō)明。圖4A至圖4E是示出根據(jù)本公開(kāi)的通過(guò)沿著線II-II′切割的圖1的超高密度的薄膜晶體管基板的制造步驟的截面圖。

如圖4A所示,在透明基板SUB上沉積厚度為的柵極金屬材料。利用第一掩模工藝對(duì)柵極金屬材料進(jìn)行圖案化,形成柵極元件。柵極元件包括柵極線GL、公共線CL、柵極焊盤(pán)GP、數(shù)據(jù)焊盤(pán)DP(公共焊盤(pán)CP)、柵電極G和附加數(shù)據(jù)線ADL。柵極線GL和公共線CL可以在基板SUB上沿水平方向延伸。柵極焊盤(pán)GP形成在柵極線GL的一端處。公共焊盤(pán)CP形成在公共線CL的一端處。柵電極G可以從柵極線GL的柵極線GL和數(shù)據(jù)線彼此交叉的地方分支。附加數(shù)據(jù)線ADL設(shè)置在柵極線GL與公共線CL之間。附加數(shù)據(jù)線ADL具有與柵極線GL和公共線CL分開(kāi)并且在基板上沿豎直方向延伸的段形狀。形成附加數(shù)據(jù)線ADL并且與數(shù)據(jù)線DL物理連接,使得附加數(shù)據(jù)線ADL與柵極線GL和公共線CL電隔離和物理隔離。

如圖4B所示,在具有柵極元件的基板上,依次沉積柵極絕緣材料和半導(dǎo)體材料。通過(guò)利用第二掩模工藝對(duì)柵極絕緣材料和半導(dǎo)體材料同時(shí)進(jìn)行圖案化,形成柵極絕緣層GI和半導(dǎo)體層SE。柵極絕緣層GI和半導(dǎo)體層SE設(shè)置在形成薄膜晶體管TFT的地方和數(shù)據(jù)線DL與柵極線GL或公共線CL交叉的地方。例如,柵極絕緣層GI和半導(dǎo)體層SE可以整個(gè)地 覆蓋柵電極G和附加數(shù)據(jù)線ADL的兩端的一些部分。然而,柵極線GL、公共線CL和附加數(shù)據(jù)線ADL的大部分未被這種通過(guò)柵極絕緣層GI和半導(dǎo)體層SE的交疊覆蓋(堆疊在頂部)。

在一個(gè)更具體的實(shí)施方案(未示出)中,半導(dǎo)體層SE可以?xún)H設(shè)置在形成薄膜晶體管TFT的地方。例如,在公共線CL和數(shù)據(jù)線DL彼此交叉的交叉點(diǎn)處,僅設(shè)置有柵極絕緣層GI而無(wú)半導(dǎo)體層SE。在柵極線GL和數(shù)據(jù)線DL彼此交叉的交叉點(diǎn)處,柵極絕緣層GI和半導(dǎo)體層SE被設(shè)置為堆疊。為了這樣做,第二掩模工藝可以使用半色調(diào)掩?;颡M縫掩模。

返回到圖4A至圖4E中所示的示例性實(shí)施方案,柵極絕緣層GI和半導(dǎo)體層SE設(shè)置在公共線CL和數(shù)據(jù)線DL彼此交叉的區(qū)域和柵極線GL和數(shù)據(jù)線DL彼此交叉的區(qū)域兩個(gè)區(qū)域處。在這種情況下,優(yōu)選的是,半導(dǎo)體層SE的尺寸小于柵極絕緣層GI的尺寸。為了這樣做,當(dāng)在第二掩模工藝中選擇蝕刻材料時(shí),優(yōu)選考慮具有對(duì)半導(dǎo)體材料的蝕刻率比對(duì)柵極絕緣材料的蝕刻率大的蝕刻材料。

如圖4C所示,在具有以島的形狀圖案化的柵極絕緣層GI和半導(dǎo)體層SE的基板SUB上,沉積厚度是至的數(shù)據(jù)金屬材料。利用第三掩模工藝對(duì)數(shù)據(jù)金屬材料進(jìn)行圖案化,形成數(shù)據(jù)元件。該數(shù)據(jù)元件包括數(shù)據(jù)線DL、數(shù)據(jù)焊盤(pán)DP、源電極S、漏電極D、附加?xùn)艠O線AGL和附加公共線ACL。數(shù)據(jù)線DL在基板SUB上沿豎直方向延伸,并且與多個(gè)段設(shè)置成線的附加數(shù)據(jù)線ADL以表面接觸(DL的表面與ADL的表面相互接觸)。因此,在柵極絕緣層GI上數(shù)據(jù)線DL與柵極線GL和公共線CL,以及覆蓋柵極線GL和公共線CL中的一些的半導(dǎo)體層SE交叉。數(shù)據(jù)焊盤(pán)DP形成在數(shù)據(jù)線DL的一端處。源電極S從數(shù)據(jù)線DL中分支并且與半導(dǎo)體層SE的一側(cè)接觸。漏電極D與半導(dǎo)體層SE的另一側(cè)接觸,并且與源電極S以預(yù)定的距離隔開(kāi)。半導(dǎo)體層SE的源電極S與漏電極D之間的部分被限定為溝道區(qū)A。因此,完成了包括柵電極G、半導(dǎo)體溝道區(qū)A、源電極S和漏電極D的薄膜晶體管TFT。附加?xùn)艠O線AGL以表面接觸未被柵極絕緣層GI和半導(dǎo)體層SE覆蓋的柵極線GL。同樣地,附加公共線ACL以表面接觸未被柵極絕緣層GI和半導(dǎo)體層SE覆蓋的公共線CL。

如圖4D所示,在具有數(shù)據(jù)元件的基板SUB的整個(gè)表面上沉積如硅氮化物(SiNx)或硅氧化物(SiOx)的絕緣材料,沉積鈍化層PAS。利用第四掩模工藝對(duì)鈍化層PAS進(jìn)行圖案化,形成接觸孔。接觸孔包括漏 極接觸孔DH、柵極焊盤(pán)接觸孔GPH、公共線接觸孔CH、數(shù)據(jù)焊盤(pán)接觸孔DPH。漏極接觸孔DH露出漏電極D的一些部分。柵極焊盤(pán)接觸孔GPH露出柵極焊盤(pán)GP的一些部分。公共線接觸孔CH露出公共線CL的一些部分。數(shù)據(jù)焊盤(pán)接觸孔DPH露出數(shù)據(jù)焊盤(pán)DP的一些部分。

如圖4E所示,在具有接觸孔的鈍化層PAS上,沉積電極材料。電極材料可以包括透明導(dǎo)電材料,例如銦錫氧化物(ITO)和銦鋅氧化物(IZO)。在一些情況下,電極材料可以包括不透明導(dǎo)電材料,例如鉬(Mo)、鈦(Ti)或鉬鈦合金(MoTi)。利用第五掩模工藝對(duì)電極材料進(jìn)行圖案化,形成像素電極PXL、公共電極COM、柵極焊盤(pán)端子GPT和數(shù)據(jù)焊盤(pán)端子DPT。像素電極PXL通過(guò)漏極接觸孔DH連接至漏電極D,并且具有在一個(gè)像素區(qū)中平行排列的多個(gè)段。公共電極COM通過(guò)公共線接觸孔CH連接至公共線CL,并且具有與像素電極PXL的每個(gè)段平行排列的多個(gè)段。柵極焊盤(pán)端子GPT通過(guò)柵極焊盤(pán)接觸孔GPH連接至柵極端子GP。數(shù)據(jù)焊盤(pán)端子DPT通過(guò)數(shù)據(jù)焊盤(pán)接觸孔DPH連接至數(shù)據(jù)端子DP。

在本公開(kāi)中,柵極線GL與附加?xùn)艠O線AGL表面接觸,其中,柵極線GL的頂表面與附加?xùn)艠O線AGL的底表面表面接觸。具體地,附加?xùn)艠O線AGL的底表面的大部分與柵極線GL的頂表面的大部分物理接觸。一系列的附加?xùn)艠O線AGL沿柵極線GL的長(zhǎng)度方向進(jìn)行設(shè)置。作為一個(gè)附加的好處,由于當(dāng)形成數(shù)據(jù)線DL時(shí)可以形成附加?xùn)艠O線AGL,所以無(wú)需任何附加的掩模工藝便可以形成附加?xùn)艠O線AGL。

同樣地,數(shù)據(jù)線DL與附加數(shù)據(jù)線ADL表面接觸,其中數(shù)據(jù)線DL的底表面與附加數(shù)據(jù)線ADL的頂表面以表面接觸。具體地,附加數(shù)據(jù)線ADL的頂表面的大部分與數(shù)據(jù)線DL的底表面的大部分物理接觸。一系列的附加數(shù)據(jù)線ADL沿?cái)?shù)據(jù)線DL的長(zhǎng)度方向設(shè)置。作為一個(gè)附加的好處,因?yàn)楫?dāng)形成柵極線GL時(shí)可以形成附加數(shù)據(jù)線ADL,所以無(wú)需任何附加的掩模工藝可以形成附加數(shù)據(jù)線ADL。

因此,在具有相同的總線寬度的情況下,可以通過(guò)加厚總線的厚度而減小線電阻。例如,在目前使用的45英寸對(duì)角線長(zhǎng)度的TV面板上,像素密度最大為約40PPI,柵極線GL的寬度為60μm并且數(shù)據(jù)線DL的寬度為10μm。為了在45英寸對(duì)角線長(zhǎng)度的電視面板上設(shè)計(jì)和制造具有90PPI以上的超高密度的平板顯示器,柵極線GL的寬度將是40μm并且數(shù)據(jù)線的寬度將是5μm。當(dāng)線路的寬度像所述變窄時(shí),線電阻會(huì)顯著地增 加,使得難以顯示良好的視頻數(shù)據(jù)。根據(jù)本公開(kāi),即使線的寬度變窄,線的厚度會(huì)增加。因此,線電阻不會(huì)增加,并且能夠保證較好的視頻數(shù)據(jù)質(zhì)量。

盡管已經(jīng)參照附圖對(duì)本發(fā)明的實(shí)施方案進(jìn)行了詳細(xì)描述,但是本領(lǐng)域技術(shù)人員應(yīng)該理解的是,在不改變本發(fā)明的技術(shù)精神或必要特征的情況下,可以以其他具體形式實(shí)現(xiàn)本發(fā)明。因此,應(yīng)當(dāng)注意的是,前述實(shí)施方案在所有方面僅是示例性的,并且不應(yīng)當(dāng)被解釋為限制本發(fā)明。本發(fā)明的范圍由所附權(quán)利要求而非本發(fā)明的詳細(xì)描述所限定。在權(quán)利要求的含義和范圍內(nèi)做出的所有變型或改型或它們的等同內(nèi)容應(yīng)該被理解為落入本發(fā)明的范圍之內(nèi)。

當(dāng)前第1頁(yè)1 2 3 
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1