本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種快閃存儲器及其制作方法。

背景技術(shù)：

在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型：模擬電路、數(shù)字電路和數(shù)/?；旌想娐罚渲写鎯ζ骷菙?shù)字電路中的一個重要類型。近年來，在存儲器件中，快閃存儲器(閃存，flash memory)的發(fā)展尤為迅速。閃存的主要特點是在不加電的情況下能長期保持存儲的信息，因此被廣泛應(yīng)用于各種既需要存儲的數(shù)據(jù)不會因電源中斷而消失，又需要重復(fù)讀寫數(shù)據(jù)的存儲器。而且，閃存具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點，因而在微機電系統(tǒng)、自動化控制等多項領(lǐng)域得到了廣泛的應(yīng)用。

隨著高密度閃存技術(shù)的發(fā)展，各類隨身電子設(shè)備的性能得到了提升，例如以閃存作為數(shù)碼相機、筆記本電腦或平板電腦等電子設(shè)備中的存儲器件。因此，降低閃存單元的尺寸，并以此降低閃存存儲器的成本是技術(shù)發(fā)展的方向之一。

然而，隨著閃存單元的尺寸減小，相鄰閃存單元之間的間距變小，兩者之間在讀、寫、擦除時易出現(xiàn)干擾，這造成閃存的性能不可靠。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是如何避免相鄰閃存單元在讀、寫、擦除時出現(xiàn)干擾，提高閃存性能可靠性。

為解決上述問題，本發(fā)明的一方面提供一種快閃存儲器的制作方法，包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲單元區(qū)與外圍電路區(qū)；所述存儲單元區(qū)具有存儲晶體管陣列的多個分立柵極堆疊結(jié)構(gòu)，以及選擇晶體管的柵極堆疊結(jié)構(gòu)，所述選擇晶體管用于選擇所述存儲晶體管陣列中某一行或某一列存儲晶體管；所述外圍電路區(qū)具有邏輯晶體管的若干分立柵極堆疊結(jié) 構(gòu)；所述存儲晶體管的柵極堆疊結(jié)構(gòu)之間的間隙小于所述邏輯晶體管的柵極堆疊結(jié)構(gòu)之間的間隙；

淺離子注入分別形成所述存儲晶體管、選擇晶體管以及邏輯晶體管的源漏輕摻雜區(qū)；在所述存儲晶體管、選擇晶體管以及邏輯晶體管的柵極堆疊結(jié)構(gòu)側(cè)壁形成側(cè)墻，深離子注入分別形成所述存儲晶體管、選擇晶體管以及邏輯晶體管的源漏重摻雜區(qū)；

在所述半導(dǎo)體襯底以及柵極堆疊結(jié)構(gòu)上形成犧牲層，所述犧牲層完全覆蓋所述柵極堆疊結(jié)構(gòu)；

回蝕所述犧牲層的部分高度，至所述存儲晶體管的柵極堆疊結(jié)構(gòu)的頂表面及側(cè)壁上部部分高度、選擇晶體管的柵極堆疊結(jié)構(gòu)的頂表面及側(cè)壁上部部分高度、以及邏輯晶體管的柵極堆疊結(jié)構(gòu)的頂表面及側(cè)壁上部部分高度暴露出；

在所述暴露出的柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁沉積金屬并進行硅化以形成金屬硅化物并完全去除所述犧牲層；

在分立的所述柵極堆疊結(jié)構(gòu)之間及其上形成絕緣填充物，所述絕緣填充物在存儲晶體管的柵極堆疊結(jié)構(gòu)之間形成空氣隙。

可選地，所述犧牲層為有機材料，采用灰化法去除。

可選地，所述犧牲層為有機流體材料。

可選地，所述存儲晶體管的柵極堆疊結(jié)構(gòu)自下而上包括：柵介電層、浮柵、柵間介電層以及控制柵；所述選擇晶體管的柵極堆疊結(jié)構(gòu)自下而上包括：柵介電層、下柵極、偽柵間介電層以及選擇柵；所述邏輯晶體管的柵極堆疊結(jié)構(gòu)自下而上包括：柵介電層、下柵極、偽柵間介電層以及邏輯柵；所述浮柵與下柵極位于同層，所述控制柵、選擇柵與所述邏輯柵位于同層；回蝕所述犧牲層，暴露出的柵極堆疊結(jié)構(gòu)的側(cè)壁上部部分高度為所述同層控制柵厚度的1/4～1/3。

可選地，所述控制柵、選擇柵以及邏輯柵由字線充當。

可選地，所述柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁上部部分高度沉積的金屬材質(zhì) 為鈷、鎳、鈦或鎢。

可選地，形成源漏輕摻雜區(qū)、源漏重摻雜區(qū)時，用以離子注入的所述半導(dǎo)體襯底上覆蓋有緩沖氧化層；在半導(dǎo)體襯底上形成犧牲層時，所述犧牲層位于所述緩沖氧化層上。

可選地，在所述暴露出的柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁上部部分高度沉積金屬并進行硅化前，所述犧牲層被完全去除，所述金屬沉積在柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁上部部分高度以及半導(dǎo)體襯底表面的緩沖氧化層上；硅化完后，所述緩沖氧化層上的未被硅化的金屬通過濕法去除。

可選地，在所述暴露出的柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁上部部分高度沉積金屬并進行硅化前，所述犧牲層未被去除，所述金屬沉積在柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁上部部分高度以及所述犧牲層上；硅化完后，所述犧牲層上的未被硅化的金屬通過濕法去除。

可選地，絕緣填充物的形成采用等離子增強的正硅酸乙酯沉積工藝。

本發(fā)明的另一方面提供一種快閃存儲器，包括：

具有存儲單元區(qū)與外圍電路區(qū)的半導(dǎo)體襯底；所述存儲單元區(qū)具有存儲晶體管陣列的多個分立柵極堆疊結(jié)構(gòu)，以及選擇晶體管的柵極堆疊結(jié)構(gòu)，所述選擇晶體管用于選擇所述存儲晶體管陣列中某一行或某一列存儲晶體管；所述外圍電路區(qū)具有邏輯晶體管的若干分立柵極堆疊結(jié)構(gòu)；所述存儲晶體管的柵極堆疊結(jié)構(gòu)之間的間隙小于所述邏輯晶體管的柵極堆疊結(jié)構(gòu)之間的間隙；所述柵極堆疊結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成有源漏輕摻雜區(qū)與源漏重摻雜區(qū)；

所述柵極堆疊結(jié)構(gòu)側(cè)壁具有暴露出上部部分高度的側(cè)墻，所述柵極堆疊結(jié)構(gòu)上部部分高度至少外表面向內(nèi)部分深度為金屬硅化物；

其中，所述分立的柵極堆疊結(jié)構(gòu)之間及其上形成有絕緣填充物，所述絕緣填充物在存儲晶體管的柵極堆疊結(jié)構(gòu)之間形成空氣隙。

可選地，所述存儲晶體管的柵極堆疊結(jié)構(gòu)自下而上包括：隧穿介電層、浮柵、柵間介電層以及控制柵；所述選擇晶體管的柵極堆疊結(jié)構(gòu)自下而上包 括：柵介電層、下柵極、偽柵間介電層以及選擇柵；所述邏輯晶體管的柵極堆疊結(jié)構(gòu)自下而上包括：柵介電層、下柵極、偽柵間介電層以及邏輯柵；所述金屬硅化物形成在控制柵、選擇柵以及邏輯柵上部部分高度。

可選地，所述控制柵、選擇柵以及邏輯柵由字線充當。

可選地，所述控制柵的上部部分高度全部為金屬硅化物，所述選擇晶體管的選擇柵、邏輯晶體管的邏輯柵的上部部分高度自外表面向內(nèi)部分深度為金屬硅化物。

可選地，所述金屬硅化物占控制柵厚度的1/4～1/3。

可選地，所述快閃存儲器為與非門閃存存儲器。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：在填充相鄰存儲晶體管的柵極堆疊結(jié)構(gòu)時，采用填充性能較差的填充工藝，以在相鄰存儲晶體管之間形成空氣隙(air gap)，該空氣隙的介電常數(shù)小于二氧化硅介電層的介電常數(shù)，因而能降低讀、寫、擦除過程中產(chǎn)生的寄生電容，避免相鄰存儲晶體管之間相互干擾。

可選方案中，在進行填充工藝前，為降低柵極的接觸電阻，需對柵極堆疊結(jié)構(gòu)側(cè)壁上部部分高度進行硅化形成金屬硅化物，沉積金屬時，僅在柵極堆疊結(jié)構(gòu)之間的半導(dǎo)體襯底表面形成較薄的緩沖氧化層，利用沉積在柵極堆疊結(jié)構(gòu)頂部的金屬厚度大于沉積在柵極堆疊結(jié)構(gòu)側(cè)壁的金屬厚度，因而相對于將金屬沉積在柵極堆疊結(jié)構(gòu)頂表面及側(cè)壁上部部分高度、以及相鄰柵極堆疊結(jié)構(gòu)之間已填充的介電層上表面，柵極堆疊結(jié)構(gòu)頂部與介電層上表面金屬厚度相同的方案，前者能避免相鄰柵極堆疊結(jié)構(gòu)的金屬硅化物之間干擾甚至電連接，即能避免柵極堆疊結(jié)構(gòu)頂部金屬硅化物拖尾現(xiàn)象。

附圖說明

圖1至圖10是本發(fā)明一實施例的快閃存儲器在不同制作階段的結(jié)構(gòu)示意圖。

具體實施方式

如背景技術(shù)中所述，現(xiàn)有技術(shù)中隨著尺寸減小，相鄰閃存單元之間的間 距變小，兩者之間在讀、寫、擦除時易出現(xiàn)干擾，這會造成閃存的性能不可靠。發(fā)明人經(jīng)過分析，發(fā)現(xiàn)其產(chǎn)生的原因是：為對相鄰閃存單元的柵極堆疊結(jié)構(gòu)進行電絕緣，兩者之間填充了介電層，上述介電層材質(zhì)一般為二氧化硅，這造成讀、寫、擦除操作充放電過程中，寄生電容過大，因而未被操作的單元容易出現(xiàn)被干擾現(xiàn)象，改變其存儲狀態(tài)。

基于上述分析，本發(fā)明在制作快閃存儲器時，在相鄰閃存單元的柵極堆疊結(jié)構(gòu)之間形成空氣隙，以降低寄生電容，從而避免相鄰存儲單元之間的干擾。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖1至圖10是本發(fā)明一實施例的快閃存儲器在不同制作階段的結(jié)構(gòu)示意圖。以下結(jié)合圖1至圖10，詳細介紹一實施例的快閃存儲器的制作方法及制作的快閃存儲器。

首先，參照圖1所示，提供半導(dǎo)體襯底10，半導(dǎo)體襯底10包括存儲單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ；存儲單元區(qū)Ⅰ具有存儲晶體管陣列的多個分立柵極堆疊結(jié)構(gòu)101，以及選擇晶體管的柵極堆疊結(jié)構(gòu)102，選擇晶體管用于選擇存儲晶體管陣列中某一行或某一列存儲晶體管；外圍電路區(qū)Ⅱ具有邏輯晶體管的若干分立柵極堆疊結(jié)構(gòu)103。

具體地，參照圖1所示，存儲單元區(qū)Ⅰ的存儲晶體管的柵極堆疊結(jié)構(gòu)101密度大于外圍電路區(qū)Ⅱ的邏輯晶體管的柵極堆疊結(jié)構(gòu)103，即前者相鄰兩個之間的間隙小于后者兩個之間的間隙。

繼續(xù)參照圖1所示，存儲晶體管的柵極堆疊結(jié)構(gòu)101自下而上包括：隧穿介電層101a、浮柵101b、柵間介電層101c以及控制柵101d。一個實施例中，隧穿介電層101a的材質(zhì)為二氧化硅，浮柵101b的材質(zhì)為摻雜多晶硅，柵間介電層101c的材質(zhì)為二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)，控制柵101d的材質(zhì)也為摻雜多晶硅。

選擇晶體管的柵極堆疊結(jié)構(gòu)102自下而上包括：柵介電層102a、下柵極102b、偽柵間介電層102c以及選擇柵102d。偽柵間介電層102c中具有開口， 使得下柵極102b與選擇柵102d連接，兩者之間電導(dǎo)通。一個實施例中，柵介電層102a的材質(zhì)為二氧化硅，下柵極102b的材質(zhì)為摻雜多晶硅，偽柵間介電層102c的材質(zhì)為二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)，選擇柵102d的材質(zhì)也為摻雜多晶硅。

邏輯晶體管的柵極堆疊結(jié)構(gòu)103自下而上包括：柵介電層103a、下柵極103b、偽柵間介電層103c以及邏輯柵103d。偽柵間介電層103c中也具有開口，使得下柵極103b與邏輯柵103d連接，兩者之間電導(dǎo)通。一個實施例中，柵介電層103a的材質(zhì)為二氧化硅，下柵極103b的材質(zhì)為摻雜多晶硅，偽柵間介電層103c的材質(zhì)為二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)，邏輯柵103d的材質(zhì)也為摻雜多晶硅。

在具體制作過程中，一個實施例中，上述柵極堆疊結(jié)構(gòu)101、102、103的制作方法包括以下步驟：

隧穿介電層101a與柵介電層102a、103a在同層中形成，或先在半導(dǎo)體沉底10上熱氧化或沉積一層二氧化硅，該二氧化硅的厚度滿足：選擇晶體管的柵介電層102a以及邏輯晶體管的柵介電層103a的厚度與隧穿介電層101a厚度的差值；接著采用圖形化光刻膠覆蓋存儲單元區(qū)Ⅰ中預(yù)定形成選擇晶體管區(qū)域以及外圍電路區(qū)Ⅱ的二氧化硅，以此為掩模，干法刻蝕預(yù)定形成存儲晶體管陣列區(qū)域的二氧化硅，暴露出半導(dǎo)體襯底10上表面，之后灰化去除殘留的光刻膠；在保留的二氧化硅以及暴露的半導(dǎo)體襯底10表面再沉積一層二氧化硅，該層二氧化硅的厚度滿足隧穿介電層101a的需求。如此，在存儲單元區(qū)Ⅰ中預(yù)定形成存儲晶體管陣列區(qū)域形成第一厚度二氧化硅、存儲單元區(qū)Ⅰ其它區(qū)域以及外圍電路區(qū)Ⅱ形成第二厚度的二氧化硅。

接著在具有第一厚度與第二厚度的二氧化硅的半導(dǎo)體襯底上自下而上依次沉積第一摻雜多晶硅層、二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)；后干法刻蝕在ONO三層結(jié)構(gòu)中形成開口以暴露第一摻雜多晶硅層，該開口位于預(yù)定形成選擇晶體管、邏輯晶體管的柵極堆疊結(jié)構(gòu)處；接著在ONO三層結(jié)構(gòu)上表面以及開口內(nèi)沉積第二摻雜多晶硅層。

之后在第二摻雜多晶硅層上沉積硬掩模層，材質(zhì)例如為二氧化硅，圖形 化后形成圖形化的硬掩模層11。之后以此為掩膜，干法刻蝕第二摻雜多晶硅層、ONO三層結(jié)構(gòu)、第一摻雜多晶硅層以及二氧化硅，以形成多個分立的柵極堆疊結(jié)構(gòu)101、102、103。

上述刻蝕形成柵極堆疊結(jié)構(gòu)101、102、103時，對第二摻雜多晶硅層的刻蝕同時形成了字線。

接著，參照圖2所示，采用圖形化的光刻膠13遮蓋外圍電路區(qū)Ⅱ，淺離子注入分別形成存儲晶體管以及選擇晶體管的源漏輕摻雜區(qū)(未圖示)。

淺離子注入前，先在柵極堆疊結(jié)構(gòu)101、102、103以及半導(dǎo)體襯底10表面形成第一緩沖氧化層12。上述第一緩沖氧化層12材質(zhì)例如為二氧化硅，在淺離子注入過程中保護半導(dǎo)體襯底10表面。

上述淺離子注入過程中，以圖形化的光刻膠13以及柵極堆疊結(jié)構(gòu)101、102為掩模。

存儲單元區(qū)Ⅰ淺離子注入完畢后，灰化去除殘留的光刻膠。

其它實施例中，上述存儲晶體管的源漏輕摻雜區(qū)與選擇晶體管的源漏輕摻雜區(qū)可以分步驟形成。

之后，參照圖3所示，在存儲晶體管、選擇晶體管以及邏輯晶體管的柵極堆疊結(jié)構(gòu)101、102、103側(cè)壁形成側(cè)墻14，采用圖形化的光刻膠16遮蓋外圍電路區(qū)Ⅱ，深離子注入分別形成存儲晶體管以及選擇晶體管的源漏重摻雜區(qū)(未圖示)。

一個實施例中，形成側(cè)墻14的步驟包括：在第一緩沖氧化層12上沉積一層氮化硅層，回蝕(Etch back)，即無掩模板刻蝕，至柵極堆疊結(jié)構(gòu)101、102、103頂部的硬掩模層11的表面暴露出。

深離子注入前，先在柵極堆疊結(jié)構(gòu)101、102、103頂部、墻14以及半導(dǎo)體襯底10表面形成第二緩沖氧化層15。上述第二緩沖氧化層15材質(zhì)例如為二氧化硅，在深離子注入過程中保護半導(dǎo)體襯底10表面。

存儲單元區(qū)Ⅰ深離子注入完畢后，灰化去除殘留的光刻膠。

其它實施例中，上述存儲晶體管的源漏深摻雜區(qū)與選擇晶體管的源漏深 摻雜區(qū)可以分步驟形成。

接著，參照圖4所示，采用圖形化的光刻膠17遮蓋存儲單元區(qū)Ⅰ，淺離子注入形成邏輯晶體管的源漏輕摻雜區(qū)(未圖示)。

淺離子注入過程中，外圍電路區(qū)Ⅱ的半導(dǎo)體襯底10表面的第二緩沖氧化層15對半導(dǎo)體襯底10進行保護。

外圍電路區(qū)Ⅱ淺離子注入完畢后，灰化去除殘留的光刻膠。

再接著，參照圖5所示，采用圖形化的光刻膠18遮蓋存儲單元區(qū)Ⅰ，在光刻膠層18以及外圍電路區(qū)Ⅱ上沉積二氧化硅層19，參照圖6所示，回蝕該二氧化硅層19以形成側(cè)墻20。

二氧化硅層19的沉積例如為原子層沉積法。

回蝕過程直至柵極堆疊結(jié)構(gòu)103頂部的硬掩膜層11露出。上述回蝕過程中，光刻膠層18上的二氧化硅層19完全被去除。回蝕可以采用等離子增強干法刻蝕工藝實現(xiàn)。

側(cè)墻20形成完畢后，灰化去除殘留的光刻膠。

接著，仍參照圖6所示，采用圖形化的光刻膠22遮蓋存儲單元區(qū)Ⅰ，以圖形化的光刻膠22以及側(cè)墻20為掩膜，深離子注入形成邏輯晶體管的源漏重摻雜區(qū)(未圖示)。深離子注入前，先在存儲單元區(qū)Ⅰ的第二緩沖氧化層15、外圍電路區(qū)Ⅱ的柵極堆疊結(jié)構(gòu)103頂部、側(cè)壁20以及半導(dǎo)體襯底10表面形成第三緩沖氧化層21。上述緩第三沖氧化層21材質(zhì)例如為二氧化硅，在深離子注入過程中保護半導(dǎo)體襯底10表面。

外圍電路區(qū)Ⅱ深離子注入完畢后，灰化去除殘留的光刻膠。

之后，參照圖7所示，在半導(dǎo)體襯底10以及柵極堆疊結(jié)構(gòu)101、102、103上形成犧牲層23，該犧牲層23完全覆蓋各柵極堆疊結(jié)構(gòu)101、102、103。

在具體實施過程中，犧牲層23可以為有機材料(ODL)，可以采用灰化法去除，相對于干法刻蝕或濕法去除，不會腐蝕其它結(jié)構(gòu)。一個實施例中，該有機材料為有機流體材料，例如光刻過程的有機底部抗反射層，流體材料的優(yōu)點在于：其填充能力好。

接著，參照圖8所示，回蝕該犧牲層23的部分高度，至柵極堆疊結(jié)構(gòu)101、102、103的頂表面及側(cè)壁上部部分高度暴露出。

上述回蝕為無掩膜板刻蝕，對于有機材料，例如采用含氟的氣體，CF₄、C₃F₈等干法刻蝕。

回蝕完畢后，若暴露出的柵極堆疊結(jié)構(gòu)101、102、103側(cè)壁仍覆蓋側(cè)墻或緩沖氧化層，則對上述側(cè)墻與緩沖氧化層采用濕法處理，例如對于氮化硅材質(zhì)，采用熱磷酸去除，對于二氧化硅材質(zhì)，采用HF酸去除。

一個實施例中，柵極堆疊結(jié)構(gòu)101、102、103頂部的二氧化硅硬掩膜層11，采用HF酸去除。

一個實施例中，暴露出的柵極堆疊結(jié)構(gòu)101、102、103的側(cè)壁上部部分高度為控制柵厚度的1/4～1/3。

本步驟的作用是暴露出存儲晶體管的控制柵101d、選擇晶體管的選擇柵102d以及邏輯晶體管的邏輯柵103d的部分厚度，以便于后續(xù)在其上沉積金屬對其硅化。

之后參照圖9所示，完全去除犧牲層23。

有機材料的犧牲層23采用灰化法去除。本步驟完畢后，參照圖9所示，柵極堆疊結(jié)構(gòu)101、102、103的下部側(cè)壁形成有側(cè)墻。另外，半導(dǎo)體襯底10表面覆蓋有緩沖氧化層，對于外圍電路區(qū)Ⅱ，邏輯晶體管的柵極堆疊結(jié)構(gòu)103之間的半導(dǎo)體襯底10表面覆蓋有第三緩沖氧化層21；對于存儲單元區(qū)Ⅰ，存儲晶體管的柵極堆疊結(jié)構(gòu)101之間、以及存儲晶體管的柵極堆疊結(jié)構(gòu)101與選擇晶體管的柵極堆疊結(jié)構(gòu)102之間的半導(dǎo)體襯底10表面自下而上覆蓋有第二緩沖氧化層15、第三緩沖氧化層21。

接著，仍參照圖9所示，在暴露出的柵極堆疊結(jié)構(gòu)101、102、103頂表面及側(cè)壁上部部分高度沉積金屬并進行硅化以形成金屬硅化物24。

在具體實施過程中，先采用酸洗處理，去除摻雜多晶硅表面氧化部分。之后在暴露出的柵極堆疊結(jié)構(gòu)101、102、103側(cè)壁上部部分高度、以及第三緩沖氧化層21上沉積金屬，材質(zhì)例如為鎳。其它實施例中，金屬材質(zhì)也可以 為鈷、鈦或鎢。

由于存儲晶體管的柵極堆疊結(jié)構(gòu)101寬度較小，因而硅化后，其暴露出的高度全部轉(zhuǎn)化為金屬硅化物24。選擇晶體管以及邏輯晶體管的柵極堆疊結(jié)構(gòu)102、103寬度較大，硅化后，其暴露出的高度自外表面向內(nèi)部分深度轉(zhuǎn)化為金屬硅化物24。

可以理解的是，其它實施例中，也可以先在柵極堆疊結(jié)構(gòu)101的頂表面、側(cè)壁上部部分高度以及柵極堆疊結(jié)構(gòu)之間的犧牲層23上沉積金屬，進行硅化。后去除未被硅化的金屬以及全部犧牲層23。相對于該方案，先全部去除犧牲層23，后沉積金屬的好處在于：參照圖9所示，沉積在柵極堆疊結(jié)構(gòu)101、102、103頂表面的金屬厚度大于沉積在柵極堆疊結(jié)構(gòu)101、102、103側(cè)壁側(cè)墻上的金屬厚度，去除未被硅化的金屬時易于去除，能避免柵極堆疊結(jié)構(gòu)頂部金屬硅化物拖尾現(xiàn)象。

接著，參照圖10所示，在分立的柵極堆疊結(jié)構(gòu)之間及其上形成絕緣填充物25，絕緣填充物25在存儲晶體管的柵極堆疊結(jié)構(gòu)101之間形成空氣隙26。

本步驟中，利用填充性能較差的絕緣填充物25形成工藝，在間距較小的存儲晶體管的柵極堆疊結(jié)構(gòu)101之間形成空氣隙26。一個實施例中，絕緣填充物25的形成采用等離子增強的正硅酸乙酯沉積工藝(PETEOS)。

參照圖10所示，本實施例還提供了一種快閃存儲器，包括：

具有存儲單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ的半導(dǎo)體襯底10；存儲單元區(qū)Ⅰ具有存儲晶體管陣列的多個分立柵極堆疊結(jié)構(gòu)101，以及選擇晶體管的柵極堆疊結(jié)構(gòu)102，選擇晶體管用于選擇該存儲晶體管陣列中某一行或某一列存儲晶體管；外圍電路區(qū)Ⅱ具有邏輯晶體管的若干分立柵極堆疊結(jié)構(gòu)103；存儲晶體管的柵極堆疊結(jié)構(gòu)101之間的間隙小于邏輯晶體管的柵極堆疊結(jié)構(gòu)103之間的間隙；柵極堆疊結(jié)構(gòu)101、102、103兩側(cè)的半導(dǎo)體襯底10內(nèi)形成有源漏輕摻雜區(qū)與源漏重摻雜區(qū)；

柵極堆疊結(jié)構(gòu)101、102、103側(cè)壁具有暴露出上部部分高度的側(cè)墻，柵極堆疊結(jié)構(gòu)上部部分高度至少自外表面向內(nèi)部分深度為金屬硅化物24；

其中，分立的柵極堆疊結(jié)構(gòu)101、102、103之間及其上形成有絕緣填充 物25，絕緣填充物25在存儲晶體管的柵極堆疊結(jié)構(gòu)101之間形成空氣隙26。

一實施例中，上述快閃存儲器可以為與非門快閃存儲器(NAND)。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。